[发明专利]一种非易失性存储器的过擦除现象的检测方法

说明书

本发明公开了一种非易失性存储器的过擦除现象的检测方法，包括：步骤S1、对待检测的非易失性存储器进行上电，使得非易失性存储器释放内部配置信息；步骤S2、检测漏电初始化；步骤S3、对所述非易失性存储器的所有全局位线进行漏电检测，若当前被检测的全局位线存在漏电，则进入步骤S4；步骤S4、对当前存在漏电的全局位线中的所有局部位线依次进行漏电检测，若当前被检测的局部位线存在漏电，则进入步骤S5；步骤S5、对当前存在漏电的局部位线进行过擦除修复操作。本发明能够快速检测和/或消除由于误断电引起的过擦除现象。

技术领域

本发明涉及半导体存储器技术领域，特别涉及一种非易失性存储器的过擦除现象的检测方法。

背景技术

对于浮栅闪存(Floating gate Flash memory),由于电荷存储在存储单元的浮栅中，当浮栅中有较多电荷时，存储单元的阈值电压为高，当浮栅中有较少电荷时，存储单元的阈值电压为低。这样可以根据存储电荷的多少，来区分存储的是“0”还是“1”.一般定义：编程时电荷被吸引到浮栅，浮栅中有较多电荷，存储单元的阈值电压为高，存储的数据为“0”，相反，编程时电荷从浮栅被吸出，浮栅中有较少电荷，存储单元的阈值电压为低，存储的数据为“1”。一个存储单元上的字线的电压，和位线的电压对浮栅都有影响，由此可知，最终的浮栅上的电压是由字线和位线的电压共同决定的。

如图1所示，图1是一般上电的基本流程，由上电电路进行初始化，然后等待上电电压稳定，芯片(闪存存储器或浮栅闪存)开始读内部配置信息，读完信息配置判断成功，对芯片进行配置，上电结束，用户就可以进行读写擦操作。

但是由于芯片的误操作，在上一次擦写过程中，电源突然断电，导致芯片擦写不成功，由于没有及时修复过擦除存储单元，导致读写未擦除部分的存储单元失效。

具体的，在进行读操作时，在要读的存储单元的字线上加VREAD(比如，5V)电压，在对应的位线上加VGBL(比如1V)电压，在不需要读取的存储单元的字线上加VDSEL(比如0V)，但由于存储单元的紧缩特性，一些存储单元在行方向上的字线是共用的，另外一些存储单元在列方向上的位线是共用的，当更多的存储单元位线共用时，位线电压也会贡献到浮栅上，当这个存储单元过擦除或者浮栅中的电荷过少，使没有被选中(不需要读取)的存储单元也会微微开启，贡献额外的漏电流。当读“0”时，这个漏电流就可能使原本该读”0”的信号变成“1”的信号。

所以，在浮栅闪存的擦除流程中，需要纠正这种过擦除现象(OEC,over erasecorrection)，使擦除的存储单元的浮栅上保持一定的电荷数量，以防止没有被擦除的并且编程过的存储单元信息读错。

另外，如果正在擦除的存储单元所在的存储设备突然断电或者突然中断，这种OEC方法就得不到执行，在下一次重新启用读取非擦除的区域时，“0”存储单元就可能有误读情况，从而导致芯片失效。

发明内容

本发明的目的在于提供一种非易失性存储器的过擦除现象的检测方法，以实现快速检测和/或消除由于误断电引起的过擦除现象的目的。

为了实现以上目的，本发明通过以下技术方案实现：

一种非易失性存储器的过擦除现象的检测方法，包括：步骤S1、对待检测的非易失性存储器进行上电，使得非易失性存储器释放内部配置信息。

步骤S2、检测漏电初始化。步骤S3、对所述非易失性存储器的所有全局位线进行漏电检测，若当前被检测的全局位线存在漏电，则进入步骤S4。

步骤S4、对当前存在漏电的全局位线中的所有局部位线依次进行漏电检测，若当前被检测的局部位线存在漏电，则进入步骤S5。步骤S5、对当前存在漏电的局部位线进行过擦除修复操作。