[发明专利]阵列基板及其制造方法

说明书

本发明提供一种阵列基板及其制造方法，制造方法包括如下步骤：S1、在玻璃基板上沉积第一金属层，对第一金属层进行曝光显影和刻蚀形成位于外围区域的第一信号走线和位于显示区域的第一信号走线；S2、沉积覆盖第一金属层的第一绝缘层；S3、对第一绝缘层进行刻蚀并刻蚀掉位于显示区域的第一绝缘层，露出显示区域的第一信号走线；S4、沉积第二金属层，对第二金属层进行曝光显影和刻蚀，去除位于显示区域内第一信号走线刻蚀、并形成扫描线和与扫描线连接的栅极。本发明不仅保证了外围区域信号走线的均一性，同时在不增加光罩的情况下，克服了现有技术中寄生电容的可能性，保证了开口率，获得了高质量的窄边框阵列基板。

技术领域

本发明涉及显示领域，尤其涉及一种阵列基板及其制造方法。

背景技术

阵列基板通常分为显示区(AA区)和位于边框处的外围区域，现有阵列基板(以incell内嵌式触控基板为例)等机种，为了减小边框，获得窄边框阵列基板，通常会在阵列基板的外围区域底部增加一层信号走线和一层绝缘层，使外围区域的信号走线代替平面内铺设方式而实现竖向层叠设置，这样可以减小边框面积的使用，从而获得窄边框阵列基板。

由于外围区域增加的一层信号走线较密集，显示区无对应信号走线层，导致区域差异较大，又基于制程曝光和刻蚀等为整面进行，故外围区域的信号走线线宽、厚度等均一性难以保证，尤其是交界区域，易出现不良的现象。现有技术中克服上述问题的方法为在显示区增加与外围区域对应的一层信号走线，其中一种为在显示区原有的数据线等下方设置信号走线，但该方法会造成增加的信号走线与原有的数据线等引发额外寄生电容的问题；另一种为在显示区的显示区域增加与外围区域对应的一层信号走线，但这样会导致开口率的损失。

发明内容

本发明提出一种阵列基板及其制造方法，获得了高质量的窄边框。

本发明提供一种阵列基板的制造方法，包括如下步骤：

S1、在玻璃基板上沉积第一金属层，对第一金属层进行曝光显影和刻蚀形成位于外围区域的第一信号走线和位于显示区域的第一信号走线；

S2、沉积覆盖第一金属层的第一绝缘层；

S3、对第一绝缘层进行刻蚀并刻蚀掉位于显示区域的第一绝缘层，露出显示区域的第一信号走线；

S4、沉积第二金属层，对第二金属层进行曝光显影和刻蚀，去除位于显示区域内第一信号走线刻蚀、并形成扫描线和与扫描线连接的栅极。

进一步地，所述显示区域的第一信号走线的走线密度与外围区域的第一信号走线的走线密度相同。

进一步地，所述步骤S1中，所述显示区域的第一信号走线为直线和/或曲线。

进一步地，所述步骤S1中，所述显示区域的第一信号走线为连续的或非连续的。

进一步地，所述步骤S1中，所述显示区域的第一信号走线和外围区域的第一信号走线形状相同。

进一步地，步骤S1形成的位于显示区域的第一信号走线和步骤S4形成的扫描线在空间上不重合。

进一步地，在步骤S4之后还包括如下步骤：

S5：沉积覆盖第二金属层的栅极绝缘层；

S6：沉积半导体材料层，对半导体材料层进行刻蚀形成半导体层；

S7：沉积第三金属层，对第三金属层进行刻蚀形成数据线、源极和漏极，源极和漏极均与半导体层接触；

S8：形成覆盖第三金属层的第二绝缘层；

S9：沉积第一透明半导体层，对第一透明半导体层进行刻蚀形成区块的触控电极；

S10：沉积覆盖触控电极的第三绝缘层，并形成位于漏极上的漏极接触孔和位于触控电极上的触控接触孔；