[发明专利]冗余分析电路以及包括其的存储系统

说明书

本申请公开一种冗余分析电路以及包其的存储系统。存储系统包括：存储器件，其包括多个存储体，每个存储体包括用于替换有缺陷的行和列的行备用和列备用；以及存储器控制器，其适用于控制存储器件的操作，其中存储器控制器包括：内置自测试(BIST)电路，其适用于对存储体执行测试操作并且基于测试操作的结果来产生针对每个存储体的故障地址；以及内置冗余分析(BIRA)电路，其适用于通过分别对可修复的行备用和可修复的列备用的数量进行计数来确定第一备用计数和第二备用计数，以及根据第一备用计数和第二备用计数，从针对每个存储体的故障地址中选择目标修复地址。

相关申请的交叉引用

本申请要求于2020年5月29日提交的申请号为10-2020-0064899的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的各个实施例涉及一种存储系统，该存储系统使用内置自测试(BIST)电路执行测试操作以及基于测试结果来使用内置冗余分析(BIRA)电路执行修复操作。

背景技术

随着半导体技术的发展，正在快速进行大容量、高性能存储器件的开发。近来，在存储器件的批量生产期间，通过用备用(冗余)单元替换有缺陷/故障单元来对其进行修复，以满足产量和质量。对于在大多数片上系统(SoC)中使用的嵌入式存储器件，使用昂贵的外部测试设备进行测试和修复的成本很高。结果，通过在SoC(例如，存储器控制器)中放置内置自测试(BIST)电路和内置冗余分析(BIRA)电路，使用BIST电路获得修复信息(即，故障单元的地址)并使用BIRA电路分析修复信息。

通常，对于封装后的修复操作(即，封装后修复(PPR)操作)，可以为存储器件的每个存储体预先分配一定数量的冗余字线或位线。针对PPR操作分配给每个存储体的冗余字线或位线可以是固定的，但是可以存在在封装之前的修复操作(即，封装前修复操作)中未使用的冗余字线或位线。例如，即使三个冗余字线或位线被分配给每个存储体以进行PPR操作，也可能有三个以上的冗余字线或位线。因此，针对PPR操作的冗余字线或位线的固定分配导致较差的修复效率。

发明内容

本发明的各个实施例针对一种冗余分析电路以及包其的存储系统，该冗余分析电路能够通过反映在封装前修复操作期间未使用的冗余字线或位线的状态来执行封装后修复(PPR)操作。

根据本发明的一个实施例，一种存储系统可以包括：存储器件，其包括多个存储体，每个存储体包括用于替换有缺陷的行和列的行备用和列备用(row and columnspares)；以及存储器控制器，其适用于控制存储器件的操作，其中，存储器控制器包括：内置自测试(BIST)电路，其适用于对多个存储体执行测试操作以及基于测试操作的结果来产生针对每个存储体的故障地址；以及内置冗余分析(BIRA)电路，其适用于通过分别对可修复的行备用和可修复的列备用的数量进行计数来确定第一备用计数和第二备用计数，以及根据所述第一备用计数和第二备用计数，从针对每个存储体的故障地址中选择目标修复地址。

根据本发明的一个实施例，一种冗余分析电路可以包括：故障地址储存电路，其适用于储存故障地址，每个故障地址包括存储体地址、行地址和列地址；冗余信息获取电路，其适用于通过分别对可修复的行备用和可修复的列备用的数量进行计数来产生第一备用计数和第二备用计数；计数信息储存电路，其适用于储存针对每个存储体的第一备用计数和第二备用计数；以及目标选择电路，其适用于根据第一备用计数和第二备用计数，从针对每个存储体的故障地址中选择目标修复地址。

根据本发明的一个实施例，一种操作存储系统的方法，该存储系统包括：存储器件，其包括多个存储体；以及存储器控制器，其包括内置自测(BIST)电路和内置冗余分析(BIRA)电路，所述方法可以包括：由BIRA电路，通过分别对针对每个存储体的可修复的行备用和可修复的列备用的数量进行计数来确定第一备用计数和第二备用计数；由BIST电路，对多个存储体执行测试操作，以及基于测试操作的结果来产生针对每个存储体的故障地址；以及由BIRA电路，根据第一备用计数和第二备用计数，从针对每个存储体的故障地址中选择目标修复地址。