[发明专利]一种三维存储器及其接触插塞的制造方法

说明书

本发明提供了一种三维存储器及其接触插塞的制造方法，包括：提供半导体晶圆，包括衬底、堆叠结构及层间介质层，堆叠结构中形成有沿高度方向贯穿堆叠结构的阵列共源极以及位于阵列共源极外围的台阶区域；对层间介质层及堆叠结构进行刻蚀，以同时形成暴露阵列共源极的开口和台阶区域的顶部接触孔；经由开口去除阵列共源极中心的填充物，以至暴露阵列共源极边缘的第一导电介质；在开口和顶部接触孔中填充第二导电介质以形成接触插塞。本发明还提供了一种包含上述制造方法形成的接触插塞的三维存储器。本发明所提供的三维存储器及其制造方法能够简化工艺流程步骤，尤其能够减少第二导电介质的使用量以降低工艺成本。

技术领域

本发明涉及半导体器件的制造领域，尤其涉及半导体器件中三维存储器及其接触插塞的制造方法。

背景技术

为了满足高效及廉价的微电子产业的发展，半导体存储器件需要具有更高的集成密度。关于半导体存储器件，因为它们的集成密度在决定产品价格方面是非常重要的，即高密度集成是非常重要的。对于传统的二维及平面半导体存储器件，因为它们的集成密度主要取决于单个存储器件所占的单位面积，集成度非常依赖于光刻、掩膜工艺的好坏。但是，即使不断用昂贵的工艺设备来提高光刻、掩膜工艺精度，集成密度的提升依旧是非常有限的。

作为克服这种二维极限的替代，三维半导体存储器件被提出，希望能够实现通过更低制造成本的工艺得到性能更为可靠的存储器结构。

在例如3D NAND闪存的三维存储器中，存储阵列可包括核心(core)区和台阶区。台阶区用来供核心区域的堆叠层中的控制栅引出接触部。这些控制栅作为存储阵列的字线，执行编程、擦写、读取等操作。即三维存储器的触点可以形成在台阶区域以电连接每个单独的控制栅极的字线(WL，wordline)，从而用以实现编程/擦除/读取操作。

而在核心区域和台阶区域之间形成有源线隔槽，源线隔槽中形成有阵列共源极ACS，Array Common Source。源线隔槽的顶部需要形成源线隔槽的接触插塞，从而引出器件的阵列共源极。

在现有技术中，会先行形成阵列共源极的接触插塞，随后在阵列共源极外围形成台阶区域的接触孔，从而形成接触部以引出控制栅极。这样的工艺流程一方面步骤繁复，另一方面，由于需要进行两次接触介质的填充，并且进行两次平坦化处理，不仅会造成接触介质的浪费，对晶圆的多次平坦化处理也增加了晶圆在平坦化处理中用力不均导致晶圆内部受力不平衡的风险。

有鉴于此，希望提供一种优化的工艺流程，能够简化三维存储器堆叠结构上方的多种接触插塞的形成过程，并且希望能够减少接触插塞填充介质的使用量，降低制造成本，并且降低平坦化次数，以降低由于对晶圆平坦化而带来的负面影响。

发明内容

以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。

如上所描述的，为了解决现有技术，在形成三维存储器堆叠结构上方的多种接触插塞的形成过程繁复，反复多次的填充和平坦化过程导致的填充介质的使用量的浪费，以及多次平坦化过程对晶圆性能带来的负面影响的问题，本发明的一方面提供了一种三维存储器的接触插塞的制造方法，具体包括：

提供半导体晶圆，上述半导体晶圆包括衬底、衬底上方的堆叠结构及上述堆叠结构上方的层间介质层，上述堆叠结构中形成有沿上述半导体晶圆高度方向贯穿上述堆叠结构的阵列共源极以及位于上述阵列共源极外围的台阶区域；

对上述层间介质层及上述堆叠结构进行刻蚀，以同时形成暴露上述阵列共源极的开口和上述台阶区域的顶部接触孔；

经由上述开口去除上述阵列共源极中心的填充物，以至暴露上述阵列共源极边缘的第一导电介质；