[发明专利]PWM信号生成器电路及相关集成电路

说明书

本公开的实施例涉及PWM信号生成器电路及相关集成电路。一种PWM信号生成器电路包括多相时钟生成器，该多相时钟生成器生成多个n个相移时钟相位，该多个n个相移时钟相位具有相同时钟周期、并且相移了对应于时钟周期的分数1/n的时间。针对每个接通持续时间，PWM信号生成器电路确定第一整数数目和第二整数数目，并且针对每个关断持续时间，确定第三整数数目和第四整数数目。第一整数数目指示接通持续时间的时钟周期的整数数目，而第二整数指示接通持续时间的时钟周期的附加分数1/n的整数数目。第三整数指示关断持续时间的时钟周期的整数数目，而第四整数数目指示关断持续时间的时钟周期的附加分数1/n的整数数目。

技术领域

本说明书的实施例涉及用于生成脉冲宽度调制(PWM)信号的解决方案。

背景技术

通常，如图1所示，PWM信号是具有给定开关周期T_SW的周期性信号，其中PWM信号被设置为针对给定接通持续时间T_ON为高，以及针对给定关断持续时间T_OFF为低，其中：

T_SW＝T_ON+T_OFF。 (1)

而且，通常定义PWM信号的占空比D，其中D＝T_ON/T_SW。

可以在各种模式中生成这种PWM信号。例如，如图1所示，最简单的解决方案中的一个解决方案是基于振荡器电路以及计数器的，该振荡器电路生成时钟信号CLK，以及该计数器被配置为响应于时钟信号CLK而增加计数值。因此，通过使用比较器电路，可以例如根据通过计数器所提供的计数值来生成PWM信号(例如，通过比较计数值与给定阈值，该给定阈值例如指示接通持续时间T_ON和开关周期T_SW)。

然而，在这种(数字)实现方式中，PWM信号的准确度和分辨率受时钟信号CLK的时钟周期T_CLK(采样频率)的限制。而且，随着增加时钟频率f_CLK＝1/T_CLK，开关损耗也将会增加。

然而，在许多应用中，高分辨率的PWM信号是必需的或非常优选的。例如，如前所述，PWM信号可以用于许多应用，以控制电压或电流的平均值，诸如用于无线电池充电器、开关模式功率转换器、电机控制和照明。例如，在这种应用中，半桥或全桥可以用于驱动通常包括一个或多个电感器和电容组成的谐振回路，其中半桥或全桥的电子开关借助于PWM信号来驱动。

为了使设备小型化，可以使用较小电感器，从而导致工作频率较高。因此，通常应当提供具有高精度分辨率的高频调制波形PWM信号，以便将功耗保持处于可接受值处。例如，在开关电源中，输出电压通常与PWM占空比成正比。对占空比的调整越小，对输出的最终改变就越小，即，对输出电压的更精确控制准许实现更好的准确度水平和系统稳定性。而且，使输出电压纹波最小意指降低噪声水平。

用于生成PWM信号(特别是高分辨率(HR)PWM信号)的备选解决方案基于使用多个时钟相位，即，具有相同频率的相移时钟信号。

例如，图2示出了用于经由延迟锁定环(DLL)生成多个时钟相位φ₀..φ_n的可能电路。

具体地，在所考虑的示例中，由振荡器OSC所生成的时钟信号CLK被馈送到多个(相同)延迟级DU₁..DU_n的级联。具体地，在所考虑的示例中，第一相位φ₀与时钟信号CLK相对应，而其他相位φ₁..φ_n与延迟级DU₁..DU_n的输出信号相对应。