[发明专利]半导体测试结构

权利要求书

1.一种半导体测试结构，其特征在于，包括设于半导体衬底上的多个局部区域，每个所述局部区域通过半导体衬底中形成的沟槽隔离结构限定出有效区域和围绕所述有效区域设置的多个冗余区域，其中，所述有效区域设置有测试元件，所述测试元件以能够测定电气特性的方式与电极连接，所述冗余区域的分布以使得多个所述局部区域彼此之间图案密度互不相同的方式设置；所述半导体测试结构被用来通过测定所述测试元件的电气特性，对不同所述局部区域获得的电气特性结果进行比较，得到化学机械研磨工艺对应的图案密度的下限值。

2.如权利要求1所述的半导体测试结构，其特征在于，多个所述局部区域的图案密度分布于5%~80%的范围内。

3.如权利要求1所述的半导体测试结构，其特征在于，相邻两个所述冗余区域的设置间距处于所述局部区域的边长的1/100以上至1/5以下范围内。

4.如权利要求3所述的半导体测试结构，其特征在于，每个所述冗余区域的尺寸处于所述设置间距的1/10以上至9/10以下范围内。

5.如权利要求3所述的半导体测试结构，其特征在于，在同一所述局部区域内，所述冗余区域在以固定的设置间距间隔设置。

6.如权利要求1至5任一项所述的半导体测试结构，其特征在于，各个所述局部区域通过同一化学机械研磨工艺获得所述沟槽隔离结构的上表面，且多个所述局部区域之间，所述沟槽隔离结构的上表面高度不完全相同。

7.如权利要求1至5任一项所述的半导体测试结构，其特征在于，多个所述局部区域之间，所述有效区域的尺寸相同，且所述测试元件在相应的有效区域设置的位置相同且尺寸相同。

8.如权利要求1至5任一项所述的半导体测试结构，其特征在于，所述测试元件为MOSFET，利用所述半导体测试结构测定所述MOSFET的阈值电压和/或饱和漏极电流。

9.如权利要求8所述的半导体测试结构，其特征在于，所述MOSFET的栅电极设置为延伸至相应所述有效区域外的所述沟槽隔离结构表面。

10.如权利要求1至5任一项所述的半导体测试结构，其特征在于，所述局部区域的面积设置为100μm×100μm~500μm×500μm。