[发明专利]半导体装置以及该半导体装置的制造方法

说明书

半导体装置以及该半导体装置的制造方法。一种半导体装置包括：层叠结构，其包括交替地层叠的多个导电图案和多个绝缘层；穿透层叠结构的沟道结构；以及穿透层叠结构的存储器层，该存储器层设置在沟道结构和层叠结构之间。存储器层包括交替地布置的多个存储器部分和多个虚设部分。各个存储器部分包括介于多个绝缘层之间的第一部分以及介于多个虚设部分之间的第二部分。存储器部分的第一部分具有铁电性。

技术领域

本公开总体上涉及半导体装置以及该半导体装置的制造方法，更具体地，涉及一种三维半导体装置以及该三维半导体装置的制造方法。

背景技术

半导体装置包括利用金属氧化物半导体场效应晶体管(MOSFET)配置的集成电路。随着半导体装置的尺寸和设计规则逐渐减小，MOSFET的缩小逐渐加快。

MOSFET的缩小可能导致短沟道效应等，并且因此，半导体装置的操作特性可能劣化。因此，已研究了用于在克服由于半导体装置的高集成而导致的限制的同时形成具有更大性能的半导体装置的各种方法。

此外，这种集成电路追求操作可靠性和低功耗。因此，已研究了用于在较小的空间内形成具有更高可靠性和更低功耗的装置的方法。

发明内容

根据本公开的一方面，提供了一种半导体装置，该半导体装置可包括：层叠结构，其包括交替地层叠的多个导电图案和多个绝缘层；穿透层叠结构的沟道结构；以及穿透层叠结构的存储器层，该存储器层设置在沟道结构和层叠结构之间，其中，存储器层包括交替地布置的多个存储器部分和多个虚设部分，其中，各个存储器部分包括介于多个绝缘层之间的第一部分以及介于多个虚设部分之间的第二部分，并且其中，存储器部分的第一部分具有铁电性。

根据本公开的另一方面，提供了一种半导体装置，该半导体装置可包括：层叠结构，其包括交替地层叠的多个导电图案和多个绝缘层；穿透层叠结构的沟道结构；以及穿透层叠结构的存储器层，该存储器层设置在沟道结构和层叠结构之间，其中，存储器层包括交替地布置的多个存储器部分和多个虚设部分，其中，各个所述存储器部分包括介于多个绝缘层之间的第一部分以及介于多个虚设部分之间的第二部分，其中，存储器部分具有铁电性，并且虚设部分具有顺电性(paraelectricity)。

根据本公开的另一方面，提供了一种制造半导体装置的方法，该方法可包括以下步骤：形成包括绝缘层和牺牲层的层叠结构；形成穿透层叠结构的第一孔，使得绝缘层的第一侧壁和牺牲层的第二侧壁暴露；通过蚀刻牺牲层的第二侧壁来形成限定牺牲层的第三侧壁的第一凹陷；沿着绝缘层的第一侧壁和牺牲层的第三侧壁形成限定第二凹陷的初步存储器层；在第二凹陷中形成缓冲图案；通过使初步存储器层晶体化来形成存储器层；以及在存储器层中形成沟道层。

根据本公开的另一方面，提供了一种半导体装置，该半导体装置可包括：层叠结构，其包括多个导电图案；穿透层叠结构的沟道层；以及穿透层叠结构的存储器层，该存储器层设置在沟道层和层叠结构之间，其中，气隙限定在多个导电图案之间，其中，存储器层包括介于导电图案和沟道层之间的存储器部分以及介于气隙和沟道层之间的虚设部分，其中，存储器部分和虚设部分具有铁电性，其中，存储器部分的最大残余极化强度大于虚设部分的最大残余极化强度。

根据本公开的另一方面，提供了一种半导体装置，该半导体装置可包括：层叠结构，其包括多个导电图案；穿透层叠结构的沟道层；以及穿透层叠结构的存储器层，该存储器层设置在沟道层和层叠结构之间，其中，气隙限定在所述多个导电图案之间，其中，存储器层包括介于导电图案和沟道层之间的存储器部分以及介于气隙和沟道层之间的虚设部分，其中，存储器部分具有铁电性，并且虚设部分具有顺电性。

根据本公开的另一方面，提供了一种制造半导体装置的方法，该方法可包括以下步骤：形成包括绝缘层和牺牲层的层叠结构；形成穿透层叠结构的初步存储器层，该初步存储器层包括初步存储器部分和初步虚设部分；在初步存储器层中形成沟道层；通过去除绝缘层来形成暴露初步虚设部分的气隙；以及通过在初步虚设部分暴露的状态下使初步存储器层晶体化来形成存储器层。