[发明专利]一种PCIE链路冗余设计方法、装置终端及存储介质

说明书

本发明提供一种PCIE链路冗余设计方法、装置、终端及存储介质，所述方法步骤：在CPU与PCIE设备之间设置备用PCIE链路，并在各PCIE链路中设置开关模块；设置错误寄存器保存各PCIE链路通信状态；设置服务器上电时，CPU通过BIOS读取错误寄存器判断各PCIE链路是否正常通信，并在存在异常PCIE链路时，通过开关模块启动备用PCIE链路替换异常PCIE链路，直至各PCIE链路正常通信；设置PCIE设备正常工作时，CPU定时通过BIOS读取错误寄存器判断各PCIE链路是否正常通信，并在存在异常PCIE链路时，通过开关模块启动备用PCIE链路替换异常PCIE链路，直至各PCIE设备正常工作。

技术领域

本发明属于PCIE链路设计技术领域，具体涉及一种PCIE链路冗余设计方法、装置、终端及存储介质。

背景技术

无论是通用服务器还是存储产品，在市场上体现自身产品的竞争力主要途径就是对比硬件规格，例如比较CPU的核心数，内存的数量，以及可接的IO卡数量等，因此，在做产品的时候，不仅需要把产品本身的可靠性，运算能力及产品特色做出来，更需要使其硬件规格领先于竞争对手。

针对设备可外接的IO卡部分，无论是使用什么平台的CPU，其主要比拼的是CPU自身的PCIE总线的能力，在高密的系统设计中，对PCIE总线的应用更是一种接近极限的设计，为了在最小，最紧密的空间走出极限的PCIE走线，因此在PCIE走线PCB的设计上，可能就没法完全符合PCIE协议规范要求，因此就会出现信号质量不好的情况，会导致PCIE设备降lane，性能跑不上去以及误码多等各种各样的问题。

此为现有技术的不足，因此，针对现有技术中的上述缺陷，提供一种PCIE链路冗余设计方法、装置、设备及存储介质，是非常有必要的。

发明内容

针对现有技术的上述现有高密系统设计中，PCIE走线无法完全符合PCIE协议规范，会出现信号质量不好的各种问题的缺陷，本发明提供一种PCIE链路冗余设计方法、装置、设备及存储介质，以解决上述技术问题。

第一方面，本发明提供一种PCIE链路冗余设计方法，包括如下步骤：

S1.在CPU与PCIE设备之间设置备用PCIE链路，并在各PCIE链路中设置开关模块；

S2.设置错误寄存器保存各PCIE链路通信状态；

S3.设置服务器上电时，CPU通过BIOS读取错误寄存器判断各PCIE链路是否正常通信，并在存在异常PCIE链路时，通过开关模块启动备用PCIE链路替换异常PCIE链路，直至各PCIE链路正常通信；

S4.设置PCIE设备正常工作时，CPU定时通过BIOS读取错误寄存器判断各PCIE链路是否正常通信，并在存在异常PCIE链路时，通过开关模块启动备用PCIE链路替换异常PCIE链路，直至各PCIE设备正常工作。

进一步地，步骤S1具体步骤如下：

S11.在CPU与PCIE设备之间的PCIE链路中设置开关模块；

S12.在开关模块与PCIE设备之间设置备用PCIE链路。

进一步地，步骤S3具体步骤如下：

S31.设置服务器上电时，CPU通过BIOS读取错误寄存器，并根据错误寄存器状态判断各PCIE链路是否正常通信；

若是，进入步骤S4；

若否，进入步骤S32；

S32.CPU通过GPIO控制开关模块关闭异常PCIE链路，启动备用PCIE链路；

S33.各PCIE链路进行链路训练，直至各PCIE链路正常通信，各PCIE设备正常工作。