[发明专利]一种PCIE链路冗余设计方法、装置终端及存储介质

权利要求书

1.一种PCIE链路冗余设计方法，其特征在于，包括如下步骤：

S1.在CPU与PCIE设备之间设置备用PCIE链路，并在各PCIE链路中设置开关模块；步骤S1具体步骤如下：

S11.在CPU与PCIE设备之间的PCIE链路中设置开关模块；

S12.在开关模块与PCIE设备之间设置备用PCIE链路；

S2.设置错误寄存器保存各PCIE链路通信状态；

S3.设置服务器上电时，CPU通过BIOS读取错误寄存器判断各PCIE链路是否正常通信，并在存在异常PCIE链路时，通过开关模块启动备用PCIE链路替换异常PCIE链路，直至各PCIE链路正常通信；步骤S3具体步骤如下：

S31.设置服务器上电时，CPU通过BIOS读取错误寄存器，并根据错误寄存器状态判断各PCIE链路是否正常通信；

若是，进入步骤S4；

若否，进入步骤S32；

S32.CPU通过GPIO控制开关模块关闭异常PCIE链路，启动备用PCIE链路；

S33.各PCIE链路进行链路训练，直至各PCIE链路正常通信，各PCIE设备正常工作；

S4.设置PCIE设备正常工作时，CPU定时通过BIOS读取错误寄存器判断各PCIE链路是否正常通信，并在存在异常PCIE链路时，通过开关模块启动备用PCIE链路替换异常PCIE链路，直至各PCIE设备正常工作；步骤S4具体步骤如下：

S41.设置PCIE设备正常工作时，CPU定时通过BIOS读取错误寄存器，并根据错误寄存器判断各PCIE链路是否正常通信；

若是，返回步骤S41；

若否，进入步骤S42；

S42.CPU通过GPIO控制开关模块关闭异常PCIE链路，启动备用PCIE链路，直至各PCIE设备正常工作；

S43.CPU将关闭的异常PCIE链路上报系统。

2.一种PCIE链路冗余设计装置，其特征在于，包括：

备用PCIE链路设置模块（1），用于在CPU与PCIE设备之间设置备用PCIE链路，并在各PCIE链路中设置开关模块；备用PCIE链路设置模块（1）包括：

开关模块设置单元（1.1），用于在CPU与PCIE设备之间的PCIE链路中设置开关模块；

备用PCIE链路设置单元（1.2），用于在开关模块与PCIE设备之间设置备用PCIE链路；

PCIE链路通信状态保存模块（2），设置错误寄存器保存各PCIE链路通信状态；

服务器上电PCIE链路监控模块（3），用于设置服务器上电时，CPU通过BIOS读取错误寄存器判断各PCIE链路是否正常通信，并在存在异常PCIE链路时，通过开关模块启动备用PCIE链路替换异常PCIE链路，直至各PCIE链路正常通信；服务器上电PCIE链路监控模块（3）包括：

PCIE链路第一监控单元（3.1），用于设置服务器上电时，CPU通过BIOS读取错误寄存器，并根据错误寄存器状态判断各PCIE链路是否正常通信；

PCIE链路第一开关单元（3.2），用于存在异常PCIE链路时，设置CPU通过GPIO控制开关模块关闭异常PCIE链路，启动备用PCIE链路；

PCIE链路训练单元（3.3），用于设置各PCIE链路进行链路训练，直至各PCIE链路正常通信，各PCIE设备正常工作；

PCIE链路定时监控模块（4），用于设置PCIE设备正常工作时，CPU定时通过BIOS读取错误寄存器判断各PCIE链路是否正常通信，并在存在异常PCIE链路时，通过开关模块启动备用PCIE链路替换异常PCIE链路，直至各PCIE设备正常工作；PCIE链路定时监控模块（4）包括：

PCIE链路第二监控单元（4.1），用于设置PCIE设备正常工作时，CPU定时通过BIOS读取错误寄存器，并根据错误寄存器判断各PCIE链路是否正常通信；

PCIE链路第二开关单元（4.2），用于设置CPU通过GPIO控制开关模块关闭异常PCIE链路，启动备用PCIE链路，直至各PCIE设备正常工作；

异常上报单元（4.3），用于设置CPU将关闭的异常PCIE链路上报系统。