[发明专利]晶粒组件及其制备方法

说明书

本公开提供一种晶粒组件及其制备方法。该晶粒组件包括堆叠在一起的第一晶粒、第二晶粒、和第三晶粒。该第一晶粒包括多个第一金属线，其面对该第二晶粒的多个第二金属线，以及位于所述多个第二金属线之下的第二基板，其面对该第三晶粒的多个第三金属线。该晶粒组件还包括至少第一插塞、第一重分布层、和第二重分布层。该第一插塞穿过该第二基板以连接到所述多个第二金属线的至少一者。第一重分布层将所述多个第一金属线的至少一者物理性连接到所述多个第二金属线的至少一者，且第二重分布层将所述多个第三金属线的至少一者物理性连接到该第一插塞。

技术领域

本公开主张2019年10月28日申请的美国正式申请案第16/665,310号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

背景技术

随着集成电路技术不断地发展，人们持续地努力以提高性能和密度。设计者为了实现这些好处而探索的一种方法是实施堆叠式三维集成电路。适合考虑三维集成电路的一些领域包括使用相同或不同的工艺堆叠两个或更多个芯片以缩小集成电路系统的覆盖区(footprint)。

上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明披露本公开的标的，不组成本公开的现有技术，且上文的“现有技术”的任何说明均不应做为本公开的任一部分。

发明内容

本公开的一方面提供了一种晶粒组件。该晶粒组件包括第一晶粒、第二晶粒、第三晶粒、至少一第一插塞、一第一重分布层、和一第二重分布层。第一晶粒包括一第一基板和设置于该第一基板之上的多个第一金属线。第二晶粒包括一第二基板和设置于该第二基板之上的多个第二金属线，其中该第一晶粒堆叠在该第二晶粒上，且所述多个第二金属线面对所述多个第一金属线。第三晶粒包括一第三基板和设置于该第三基板之上的多个第三金属线，其中该第二晶粒堆叠在该第三晶粒上，且所述多个第三金属线面对该第二基板。第一插塞穿过该第二基板以连接到所述多个第二金属线的至少一者。第一重分布层将所述多个第一金属线的至少一者物理性连接到所述多个第二金属线的至少一者，且第二重分布层将所述多个第三金属线的至少一者物理性连接到该第一插塞。

在一些实施例中，该第一重分布层与距离该第一基板最远的该第一金属线对齐，且该第二重分布层与该第一插塞对齐。

在一些实施例中，该晶粒组件还包括一第一介电层，其位于该第一晶粒和该第二晶粒之间且环绕该第一重分布层；以及一第二介电层，位于该第二晶粒和该第三晶粒之间且环绕该第二重分布层。

在一些实施例中，该晶粒组件还包括至少一第二插塞，其穿过该第三基板并与所述多个第三金属线的至少一者接触。

在一些实施例中，该晶粒组件还包括一第三重分布层和一钝化层；该第三重分布层与该第二重分布层接触，且该钝化层环绕该第三重分布层。

在一些实施例中，该晶粒组件还包括至少一焊锡凸块，其电性耦合到该第三重分布层。

在一些实施例中，该晶粒组件还包括一第一障壁衬层和一第二障壁衬层；该第一障壁衬层位于该第二基板和该第一插塞之间，且位于该第二金属线和该第一插塞之间，而该第二障壁衬层位于该第三基板和该第二插塞之间，且位于该第三金属线和该第二插塞之间。