[发明专利]3D存储器件及其制造方法

说明书

公开了一种3D存储器件及其制造方法，包括：在衬底表面形成第一蚀刻停止层；在所述第一蚀刻停止层上形成第一绝缘叠层结构，所述第一绝缘叠层结构包括交替堆叠的多个层间绝缘层和牺牲层；形成贯穿所述第一绝缘叠层结构的多个第一通道孔，其中，所述第一通道孔延伸至所述第一蚀刻停止层的表面；沿着多个第一通道孔刻蚀去除第一蚀刻停止层从而形成多个第一沟道孔，其中，所述第一沟道孔延伸至所述衬底中，以及在所述第一沟道孔中形成沟道柱。本申请通过在衬底的表面形成的第一蚀刻停止层，在形成第一沟道孔时，采用第一蚀刻停止层限制蚀刻过程，保证了形成的第一沟道孔底部的沟槽深度的均匀性。

技术领域

本发明涉及存储器件技术领域，特别涉及一种3D存储器件及其制造方法。

背景技术

存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。

在3D NAND工艺中，沟道孔决定了存储层的形成及其电学性能，是最关键的一道工艺。高深宽比的沟道孔通常都是通过常温(20-80℃)等离子干法刻蚀来实现，将氮化硅/氧化硅堆叠层刻蚀开停在硅衬底上，形成大小均一，沟槽深度均匀的沟道孔。但随着氮化硅/氧化硅堆叠层数的增加，刻蚀越来越困难，刻蚀的时间也不断变长，成本增加。而采用低温刻蚀(-30℃)工艺具有更快的刻蚀速度和更高的底部CD/顶部CD比。其主要缺点是对硅衬底的刻蚀选择比较差，导致形成的沟道孔的沟槽深度不均匀，如图1中的方框10中所示。沟槽深度不均匀会导致外延生长的外延层高度不一，进而影响电性。

期望进一步改进3D存储器件的结构及其制造方法，以控制沟道孔的蚀刻过程，从而提高3D存储器件的良率和可靠性。

发明内容

鉴于上述问题，本发明的目的在于提供一种3D存储器件及其制造方法，通过在衬底表面增加第一蚀刻停止层，从而控制沟道孔的蚀刻过程，提高沟道孔的沟槽深度的均匀性。

根据本发明的一方面，提供一种3D存储器件的制造方法，包括：在衬底表面形成第一蚀刻停止层；在所述第一蚀刻停止层上形成第一绝缘叠层结构，所述第一绝缘叠层结构包括交替堆叠的多个层间绝缘层和牺牲层；形成贯穿所述第一绝缘叠层结构的多个第一通道孔，其中，所述第一通道孔延伸至所述第一蚀刻停止层的表面；沿着多个第一通道孔刻蚀去除第一蚀刻停止层从而形成多个第一沟道孔，其中，所述第一沟道孔延伸至所述衬底中，以及在所述第一沟道孔中形成沟道柱。

可选地，在形成多个第一沟道孔和在所述第一沟道孔中形成沟道柱的步骤之间，还包括：在所述第一沟道孔中沉积第三牺牲层；在所述第一绝缘叠层结构的表面形成第二蚀刻停止层；在所述第二蚀刻停止层的表面形成第二绝缘叠层结构；形成贯穿所述第二绝缘叠层结构的多个第三通道孔，其中，所述第三通道孔延伸至所述第二蚀刻停止层的表面；沿着多个第三通道孔刻蚀去除第二蚀刻停止层从而形成多个第二沟道孔，其中，所述第二沟道孔暴露所述第三牺牲层的表面。

可选地，沿着多个第一通道孔刻蚀去除第一蚀刻停止层从而形成多个第一沟道孔的步骤包括：去除所述第一通道孔底部的所述第一蚀刻停止层，形成暴露所述衬底第二通道孔。去除部分所述第二通道孔底部的所述衬底，形成延伸至所述衬底中第一沟道孔。

可选地，所述第一蚀刻停止层和所述第二蚀刻停止层的材料为氧化铝。

可选地，采用气相蚀刻去除所述第一蚀刻停止层。

可选地，沿着多个第三通道孔刻蚀去除第二蚀刻停止层从而形成多个第二沟道孔的步骤之后，还包括：去除所述第一沟道孔中的所述第三牺牲层。

可选地，在所述沟道孔中形成沟道柱的步骤之后，还包括：在所述绝缘叠层结构中形成栅线缝隙；经由所述栅线缝隙将所述绝缘叠层结构置换为栅叠层结构。