[发明专利]运用于多层式存储单元数组的编程与验证方法

说明书

一种多层式存储单元数组的编程与验证方法，该多层式存储单元数组包括：一第一列的多个存储单元，连接至一字线、一源极线、一抹除线以及多条位线，每一该存储单元在一编程周期时会被编程至一目标储存状态，该目标储存状态为X个储存状态其中之一，该编程与验证方法包括下列步骤：(a1)决定该第一列为一选定列，并设定A等于1；(a2)在该选定列中，除了到达该目标状态的存储单元以及坏存储单元之外，将其他存储单元编程至一第A储存状态；(a3)当A不等于X时，将A加1并回到步骤(a2)；以及(a4)当A等于X时，结束该编程周期；其中，在该步骤(a2)中，对选定列的该其他存储单元进行多次的写入动作以及多次的验证动作，直到该其他存储单元到达该第A储存状态为止。

技术领域

本发明是有关于一种存储单元数组的控制方法，且特别是有关于一种运用于多层式存储单元数组的编程与验证方法。

背景技术

众所周知，非易失性存储器在电源停止供应后仍可持续地记录数据，因此非易失性存储器已经广泛地运用在各式电子装置中。一般来说，非易失性存储器可分为一次性可编程非易失性存储器(one-time programmable non-volatile memory，简称OTP非易失性存储器)与多次可编程非易失性存储器(multi-time programmable non-volatilememory，简称MTP非易失性存储器)。再者，OTP非易失性存储器包括复数个一次性可编程非易失性存储单元(简称OTP存储单元)，MTP非易失性存储器包括复数个多次可编程非易失性存储单元(简称MTP存储单元)。

请参照图1A与图1B，其所绘示为已知由浮动栅晶体管所组成的MTP存储单元以及偏压示意图。此MTP存储单元100揭露于美国专利US 8,941,167。

MTP存储单元100包括一选择晶体管T、一浮动栅晶体管M、与一电容器C。其中，选择晶体管T与浮动栅晶体管M为P型晶体管，其制作于N型阱区NW。另外，电容器C由N型晶体管所构成，其制作于P型阱区PW。

选择晶体管T的源极端连接至一源极线SL，选择晶体管T的栅极端连接至字线WL，浮动栅晶体管M的源极端连接至选择晶体管T的漏极端，浮动栅晶体管M的漏极端连接至位线BL。再者，N型晶体管的栅极端为电容器C的第一端连接至浮动栅晶体管M的浮动栅极端，N型晶体管的漏极端与源极端相互连接，作为电容器C的第二端并且连接至抹除线EL。其中，MTP存储单元100的源极线SL与位线BL之间可作编程路径与读取路径，浮动栅极端与抹除线EL之间作为抹除路径(erase path)。

如图1B所示，在编程周期(program cycle)时，可以进行写入动作(writeaction)，让存储单元100呈现不同的储存状态。在进行写入动作时，可以编程(program)存储单元100或者抑制编程(program inhibit)存储单元100。当编程存储单元100时，可控制热载子注入浮动栅晶体管M的浮动栅极。当抑制编程存储单元100时，可控制热载子不注入浮动栅晶体管M的浮动栅极。其中，热载子为电子。

在编程存储单元100时，提供4V的开启电压(on voltage)至字线WL，提供8V的编程电压Vpp至源极线SL与N型阱区NW，提供接地电压(0V)至位线BL、抹除线EL与P型阱区PW。此时，选择晶体管T开启，源极线SL与位线BL之间的编程路径产生编程电流(programcurrent)，使得电子由浮动栅晶体管M的信道区域(channel region)注入浮动栅极。

另外，抑制编程存储单元100时，提供4V的开启电压至字线WL，提供8V的编程电压Vpp至源极线SL与N型阱区NW，提供接地电压(0V)至抹除线EL与P型阱区PW，并将位线BL浮接(floating，F)。此时，源极线SL与位线BL之间不会产生编程电流，所以不会有电子注入浮动栅晶体管M的浮动栅极。