[发明专利]非易失型闪存深睡眠低静态功耗的电路

说明书

本发明公开了一种非易失型闪存深睡眠低静态功耗的电路，在原有逻辑电路的长通电源架构基础上，提出了对于除了响应退出深睡眠状态指令相应的NOR Flash接口电路、负责上电状态机的模块仍然保持使用常通电源电压,其余负责擦除编程的状态机的模块会使用可关断的电源电压；在芯片接收到进入深睡眠的指令后，由可关断电源域供电的模块将会被完全关断，这样就会完全消除了这些模块的漏电流，也就降低了深睡眠状态下的芯片的深睡眠电流；由于NOR Flash接口电路仍然使用常通的电源域，能保证芯片能够时刻响应用户的退出深睡眠状态的指令。

技术领域

本发明涉及闪存电路技术领域，尤其涉及的是一种非易失型闪存深睡眠低静态功耗的电路。

背景技术

NOR FLASH作为一种非易失性闪存，在低功耗应用领域对深睡眠电流ICC2的要求越来越高(普通值小于0.1uA)，如图1所示。

在常规1.8V/3.3V 电源的NOR Flash设计中，所有逻辑电路的电源都是常开，漏电流最低可以做到0.1uA。但随着系统电源电压的逐渐降低以及客户的应用场景(比如TWS（True Wireless Stereo，真正的无线立体声）应用)对ICC2的要求提高，在逻辑电路工艺没有随之更新的情况下无法降低电源电压，使得逻辑单元的漏电变得很严重，不满足客户的使用要求。

因此，现有的技术还有待于改进和发展。

发明内容

本发明的目的在于提供一种非易失型闪存深睡眠低静态功耗的电路，旨在解决现有的NOR Flash的逻辑单元的漏电过大，不能满足客户使用要求的问题。

本发明的技术方案如下：一种非易失型闪存深睡眠低静态功耗方法，其中，包括以下步骤：

接收进入深睡眠的指令；

不改变由常通电源电压供电的时序逻辑电路的当前通电状态，完全关断由可关断电源电压供电的时序逻辑电路。

所述的非易失型闪存深睡眠低静态功耗方法，其中，由常通电源电压供电的逻辑电路为用于响应退出深睡眠状态指令的NOR Flash接口模块电路、负责上电状态机的上电模块电路；由可关断电源电压供电的时序逻辑电路为除去NOR Flash接口模块电路和上电模块电路的NOR Flash内的其他时序逻辑电路。

一种采用如上述任一所述的非易失型闪存深睡眠低静态功耗方法的电路，其中，包括常通电源域和可关断电源域，所述常通电源域内的时序逻辑电路由常通电源电压VCC供电，可关断电源域内的时序逻辑电路由可关断电源电压VCC_PG供电。

所述的电路非易失型，其中，所述常通电源域一端连接常通电源电压VCC，常通电源域另一端接地，常通电源域包括用于响应退出深睡眠状态指令的接口模块电路SPIinterface、负责上电状态机的上电模块电路Config；所述可关断电源域一端连接可关断电源电压VCC_PG，可关断电源域另一端接地，所述可关断电源域包括擦除编程状态机模块电路Algorithm；所述可关断电源域与第一与门的其中一个输入端连接，第一与门的另一个输入端连接使能信号iso_en，第一与门的输出端与常通电源域连接，第一与门连接常通电源电压VCC。

所述的电路非易失型，其中，所述可关断电源电压VCC_PG如下设置：所述可关断电源域一端连接常通电源电压VCC，在常通电源电压VCC和可关断电源域一端之间设置一个可关断开关。

所述的电路非易失型，其中，所述可关断开关采用PMOS管，所述PMOS管的栅极连接使能信号pg_en,PMOS管的漏极连接常通电源电压VCC，PMOS管的源极连接可关断电源域一端。