[发明专利]半导体结构的制备工艺及半导体结构

说明书

本发明提出一种半导体结构的制备工艺及半导体结构，制备工艺包含以下步骤：通入第一硅源，在半导体结构的基底表面沉积形成第一含硅材料层；通入第一氮源，并采用化学气相沉积工艺，在第一含硅材料层表面沉积形成第一氮化材料层；通入第二硅源，在第一氮化材料层表面沉积形成第二含硅材料层；通入第二氮源，并采用等离子体沉积工艺，在第二含硅材料层表面沉积形成第二氮化材料层。本发明采用化学气相沉积与等离子体沉积交替沉积氮化物，在沉积氮化物之前先在导电层表面覆盖含硅材料层，能够进一步避免导电层在之后的沉积氮化物的制程中被氮化。本发明能够避免导电层被氮化，以此制得的半导体结构的薄膜阻值均匀性优良，具有较高的产品良率。

技术领域

本发明涉及半导体结构技术领域，尤其涉及一种半导体结构的制备工艺及半导体结构。

背景技术

目前，在采用例如沉积炉管的沉积设备实现半导体结构的氮化层沉积的现有工艺中，由于炉管的机台特性，其底部的氮源(例如氨气，NH₃)浓度较高。并且，由于现有工艺中通常采用等离子体沉积工艺实现氮化层(例如氮化硅，SiN)的沉积，在上述沉积过程中，等离子体使得氨气的活性进一步提高，使得半导体产品，特别是位于炉管底部位置的半导体产品的基底的导电层(例如钨，W)的表面更容易被氮化，从而使得半导体产品的阻值增高，产生薄膜阻值均匀性不良。

发明内容

本发明的一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种能够在制程中避免导电层被氮化的半导体结构的制备工艺。

本发明的另一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种薄膜阻值均匀性优良的半导体结构。

为实现上述目的，本发明采用如下技术方案：

根据本发明的一个方面，提供一种半导体结构的制备工艺；其中，所述半导体结构的制备工艺包含以下步骤：

通入第一硅源，在半导体结构的基底表面沉积形成第一含硅材料层；

通入第一氮源，并采用化学气相沉积工艺，在所述第一含硅材料层表面沉积形成第一氮化材料层；

通入第二硅源，在所述第一氮化材料层表面沉积形成第二含硅材料层；

通入第二氮源，并采用等离子体沉积工艺，在所述第二含硅材料层表面沉积形成第二氮化材料层。

根据本发明的其中一个实施方式，在形成所述第一含硅材料层的步骤中，是经由多个循环周期通入所述第一硅源。

根据本发明的其中一个实施方式，在形成所述第一含硅材料层的步骤中，通入所述第一硅源的循环周期的数量为3个～7个。

根据本发明的其中一个实施方式，所述第一硅源包含二氯硅烷、三氯硅烷、硅烷的其中之一或者其中至少两个的组合物；和/或，所述第二硅源包含二氯硅烷、三氯硅烷、硅烷的其中之一或者其中至少两个的组合物。

根据本发明的其中一个实施方式，所述第一氮源与所述第二氮源相同，所述第二氮源的流量大于所述第一氮源的流量。

根据本发明的其中一个实施方式，所述第一氮源的通入流量为10slm～30slm；和/或，所述第二氮源的通入流量为20slm～50slm。

根据本发明的其中一个实施方式，所述第一氮源包含氨气，所述第二氮源包含氨气。

根据本发明的其中一个实施方式，所述第一氮化材料层的厚度为3nm～15nm。

根据本发明的其中一个实施方式，所述第二氮化材料层的厚度为30nm～40nm。