[发明专利]非对称三极管输入的折叠式运算放大器、带隙基准电路

说明书

本发明公开了一种非对称三极管输入的折叠式运算放大器、带隙基准电路。解决现有技术中基准源电路存在电路结构复杂，难以降低电源电压的问题。放大器包括输入对管、偏置电流源和共源共栅输出负载，偏置电流源连接输入对管，输入对管折叠连接在共源共栅输出负载上。带隙基准电路采用该运输放大器。运算放大器应用在带隙基准电路中时，可以在输入端预先产生一个与温度成正比的电压差，在与带隙基准的核心电路相连接时，与带隙基准产生的与温度成正比的电压差相叠加，可以减小运算放大器输出管的匹配误差，同时由于将三极管折叠，大大降低了对电源电压的要求，可以满足低电源电压的工作环境。

技术领域

本发明涉及集成电路技术领域，尤其是涉及一种非对称三极管输入的折叠式运算放大器、带隙基准电路。

背景技术

随着集成电路在可移动设备中的应用范围越来越广，在当前集成电路的设计中，对于低功耗的要求也越来越高。降低功耗一方面通过降低器件的工作电流，另一方面也需要降低电压。同时，带隙基准作为最常用的芯片基准源，其精度通常决定了芯片的精度。基准源的产生通常通过两级三极管相叠加来增大差分电压，从而减小因电路匹配带来的相对误差，以此来提高基准源的精度。

传统的高精度带隙基准电路如图1所示，其连接关系为：三极管Q1′、三极管Q2′、三极管Q3′、三极管Q4′四个三极管的集电极接地，其中三级管Q1′为一个PNP管，三极管Q2′为一个PNP管，三极管Q3′为N个PNP管并联，三极管Q4′为N个PNP管并联，三极管Q1′和三极管Q4′的基极接地，三极管Q2′的基极与三极管Q1′的发射极相接，同时与PMOS管M1′的漏极相接，三极管Q3′的基极与三极管Q4′的发射极相接，同时与PMOS管M4′的漏极相接。电阻R1′的负端连接三极管Q3′的基极，电阻R1′正端连接运算放大器的正输入端和电阻R2′的负端，电阻R2′的正端连接MOS管M3′的漏端。MOS管M1′、MOS管M2′、MOS管M3′、MOS管M4′、MOS管M5′的源极全部接电源VDD，它们的栅极全部短接，并且都连接运算放大器的输出端。基准电压Vref通过电阻R2′的正端输出，与温度成正比的电流IPTAT通过MOS管M5′的漏极输出。

传统的高精度带隙基准电路如图1所示，其基本工作原理为：MOS管M1′、MOS管M2′、MOS管M3′、MOS管M4′采用同一个偏置，它们漏端流出电流相等，那么，由于三极管Q3′和三极管Q4′是N个PNP管相并联，那么三极管Q1′和三极管Q2′流入每个PNP管的电流将是三极管Q3′和三极管Q4′的N倍，根据三极管的电流电压关系，三极管Q1′、三极管Q2′基极与发射极间的电压（Vbe）和三极管Q3′与三极管Q4′基极与发射极之间的电压之差ΔVbe是一个与温度成正比的电压量，三极管基极与发射极间的电压Vbe是一个与温度负相关的电压量，两者按照合适的系数相加，可以得到一个不随温度变化的电压量（Vref）用作参考。同时，电路可以通过与温度成正比的ΔVbe电压除以一个恒定的电阻，输出一个与温度成正比的电流（IPTAT）。

这种结构的带隙基准电路可以通过叠加两个三极管，在产生基准电压和基准电流的时候用两个ΔVbe来减小运算放大器因匹配而引入的相对误差。但此种结构因为叠加了两级三极管，因而需要的电源电压VDD至少要大于两个三极管串联的电压（大约1.4V）。然而，在低电源电压供电系统中，可能会要求电源电压低于1.4，而传统的带隙基准结构不利于降低电源电压。

发明内容

本发明主要是解决现有技术中采用叠加两个三极管结构来提升基准源的精度，存在电路结构复杂，难以降低电源电压的问题，提供了一种非对称三极管输入的折叠式运算放大器、带隙基准电路。