[发明专利]锁频环电路、低压降稳压器电路及相关方法

权利要求书

1.一种门驱动器集成电路，其包括：

第一管芯，所述第一管芯包括锁频环电路即FLL电路，所述FLL电路用于：

生成具有第一相位和第一频率的第一时钟信号、具有第二相位和所述第一频率的第二时钟信号，所述第一相位不同于所述第二相位；以及

控制多个开关网络以将所述第一频率增加到第二频率并基于所述第二频率生成反馈电压；以及

第二管芯，所述第二管芯耦合至所述第一管芯，所述第二管芯包括低压降电路和驱动器，所述驱动器被配置为基于所述第一频率控制晶体管，所述第二管芯被配置为耦合至所述晶体管，所述低压降电路用于基于通行门电压生成输出电压，所述低压降电路用于响应于输出电流满足电流阈值而生成所述通行门电压。

2.根据权利要求1所述的门驱动器集成电路，其中所述多个开关网络包括第一开关网络、第二开关网络、第三开关网络和第四开关网络，并且所述FLL电路包括：

时钟分频器电路，所述时钟分频器电路被配置为生成所述第一时钟信号和所述第二时钟信号，以及

频率-电压电路即F2V电路，所述F2V电路包括所述多个开关网络，所述F2V电路被配置为通过以下方式生成所述反馈电压：

控制所述第一开关网络和所述第二开关网络以将所述第一频率增加到所述第二频率；以及

控制所述第三开关网络和所述第四开关网络以基于所述第一频率和所述第二频率生成所述反馈电压；以及

放大器，所述放大器被配置为基于所述反馈电压生成控制信号，所述时钟分频器电路用于基于所述控制信号生成所述第一时钟信号和所述第二时钟信号。

3.根据权利要求2所述的门驱动器集成电路，其中所述第一开关网络包括：

第一开关，所述第一开关被配置为响应于所述第一时钟信号进行开关；

第二开关，所述第二开关耦合至所述第一开关，所述第二开关被配置为响应于所述第二时钟信号进行开关；以及

第一电容器，所述第一电容器耦合至所述第一开关和所述第二开关，所述第一电容器用于响应于关断所述第一开关且导通所述第二开关而将电荷输送至第二电容器。

4.根据权利要求1所述的门驱动器集成电路，其中所述低压降电路包括电压调节环路，所述电压调节环路包括：

第一放大器，所述第一放大器具有第一输入端、第二输入端和第一输出端，所述第一输入端耦合至参考电压；

缓冲器，所述缓冲器耦合至所述第一输出端；

第二放大器，所述第二放大器具有第三输入端和第二输出端，所述第三输入端耦合至所述缓冲器；

电容器，所述电容器耦合至所述第二输出端；

第三放大器，所述第三放大器具有第四输入端和第三输出端，所述第四输入端耦合至所述电容器，所述第三输出端耦合至所述缓冲器；以及

贝塔电路，所述贝塔电路耦合至所述第二输入端。

5.根据权利要求1所述的门驱动器集成电路，其中所述低压降电路包括电流调节环路，所述电流调节环路包括：

第一放大器，所述第一放大器具有第一输入端、第二输入端和第一输出端；

第二放大器，所述第二放大器具有第三输入端和第二输出端，所述第二输出端耦合至所述第一输入端；

第三放大器，所述第三放大器具有第四输入端和第三输出端，所述第四输入端耦合至所述第三输入端，所述第三输出端耦合至所述第二输入端；

第四放大器，所述第四放大器具有第五输入端和第四输出端，所述第五输入端耦合至所述第一输出端和所述第三输出端；

第五放大器，所述第五放大器具有第六输入端和第五输出端，所述第六输入端耦合至所述第四输出端；

第六放大器，所述第六放大器具有第七输入端和第六输出端，所述第七输入端耦合至所述第五输出端；

缓冲器，所述缓冲器具有第八输入端和第七输出端，所述第八输入端耦合至所述第六输出端；以及

电容器，所述电容器耦合至所述第三输入端、所述第四输入端、所述第五输出端和所述第七输出端。