[发明专利]纠错电路、存储器控制器和存储器系统

说明书

提供了纠错电路、存储器控制器和存储器系统。存储器控制器包括纠错电路和用于控制纠错电路的中央处理器(CPU)。纠错电路包括纠错码(ECC)解码器和用于存储奇偶校验矩阵的存储器。ECC解码器对从存储器模块读取的码字执行ECC解码以：(i)生成第一校正子和第二校正子，(ii)基于第一校正子和第二校正子生成与码字中的错误的类型相关联的解码模式标志，(iii)基于解码模式标志在第一解码模式和第二解码模式中的一个解码模式下操作，以及(iv)选择性地纠正码字中的一个或多个符号错误或与多个数据芯片中的一个数据芯片相关联的芯片错误。

本申请要求于2019年12月23日提交的第10-2019-0172779号韩国专利申请的优先权，所述韩国专利申请的公开通过引用全部包含于此。

技术领域

本公开的一些示例实施例涉及存储器，更具体地，涉及存储器控制器和包括存储器控制器的存储器系统。

背景技术

可使用半导体材料(诸如，硅(Si)、锗(Ge)、砷化镓(GaAs)、磷化铟(InP)等)来实现存储器装置。存储器装置通常分为易失性存储器装置和非易失性存储器装置。

易失性存储器装置是指当电源断开时存储的数据丢失的存储器装置。另一方面，非易失性存储器装置是指当电源断开时保持所存储的数据的存储器装置。由于作为一种易失性存储器的动态随机存取存储器(DRAM)具有高存取速度，所以当在计算系统中使用时，DRAM被广泛用作工作存储器、缓冲存储器、主存储器等。

发明内容

一些示例实施例提供一种能够有效地纠正在存储器模块中发生的错误的存储器控制器。

一些示例实施例提供一种存储器系统，所述存储器系统包括能够有效地纠正在存储器模块中发生的错误的存储器控制器。

根据一些示例实施例，一种存储器控制器包括纠错电路和用于控制纠错电路的中央处理器(CPU)。纠错电路包括纠错码(ECC)解码器和用于存储奇偶校验矩阵的存储器。ECC解码器对从存储器模块读取的码字执行ECC解码。这种ECC解码包括：(i)生成第一校正子和第二校正子，(ii)基于第二校正子和决策校正子，生成与码字中的错误的类型相关联的解码模式标志，(iii)基于解码模式标志在第一解码模式和第二解码模式中的一个解码模式下操作，以及(iv)选择性地纠正码字中的一个或多个符号错误和与多个数据芯片中的一个数据芯片相关联的芯片错误中的一者。

根据一些示例实施例，一种存储器系统包括存储器模块和用于控制存储器模块的存储器控制器。存储器模块包括多个数据芯片、第一奇偶校验芯片和第二奇偶校验芯片。存储器控制器包括纠错电路和用于控制纠错电路的中央处理器(CPU)。纠错电路包括纠错码(ECC)解码器和用于存储奇偶校验矩阵的存储器。ECC解码器对从存储器模块读取的码字执行ECC解码，从而生成第一校正子和第二校正子，基于第二校正子和决策校正子生成与码字中的错误的类型相关联的解码模式标志，基于解码模式标志在第一解码模式和第二解码模式中的一个解码模式下操作，并且选择性地纠正码字中的一个或多个符号错误和与所述多个数据芯片中的一个数据芯片相关联的芯片错误中的一者。

根据一些示例实施例，一种用于控制具有多个数据芯片、第一奇偶校验芯片和第二奇偶校验芯片的存储器模块的存储器控制器，包括纠错电路和用于控制纠错电路的中央处理器(CPU)。纠错电路包括纠错码(ECC)编码器、ECC解码器和用于存储奇偶校验生成矩阵和奇偶校验矩阵的存储器。ECC编码器使用奇偶校验生成矩阵对用户数据集执行ECC编码，以生成第一奇偶校验数据和第二奇偶校验数据，并且向存储器模块提供包括用户数据集、第一奇偶校验数据和第二奇偶校验数据的码字。ECC解码器对从存储器模块读取的码字执行ECC解码以：(i)生成第一校正子和第二校正子，(ii)基于第二校正子和决策校正子，生成与码字中的错误的类型相关联的解码模式标志，(iii)基于解码模式标志在第一解码模式和第二解码模式中的一个解码模式下操作，以及(iv)选择性地纠正码字中的一个或多个符号错误和与所述多个数据芯片中的一个数据芯片相关联的芯片错误中的一者。