[发明专利]一种增强型rapidio互联装置及设备

权利要求书

1.一种增强型rapidio互联装置，其特征在于，包括：

网络-AXI转接桥，用于对RapidIO软核、网络中的AXI主机之间的收发数据进行维序操作和进行数据位宽的转换；

RapidIO软核，用于实现AXI数据包、RapidIO数据包之间的转换；

所述网络-AXI转接桥通过AXI接口与网络中的AXI主机连接，所述RapidIO软核通过写地址通道、写数据通道、写响应通道、读地址通道、读数据通道与网络-AXI转接桥相连，所述RapidIO软核通过SERDES接口与AXI从机连接；

所述RapidIO软核包括转换桥RAB、逻辑层输出输入通道以及物理层输出输入通道，所述转换桥RAB一端与网络-AXI转接桥相连，另一端通过逻辑层输出输入通道、物理层输出输入通道与另一块芯片相连，所述逻辑层输出输入通道包括逻辑层输出通道和逻辑层输入通道，所述物理层输出输入通道包括物理层输出通道和物理层输入通道，当网络中的AXI主机通过总线发送请求到网络-AXI转接桥中实现响应包返回时的顺序与发出请求的顺序一致，之后通过AXI写地址通道、写数据通道、写响应通道、读地址通道和读数据通道请求进入到RapidIO软核的转换桥RAB中进行包格式的组装和AXI地址到RIO地址的切换，数据信息分为读地址通道、写地址+写数据通道一共两个通道，通过2选1放在逻辑层输出通道不同的FIFO中，然后经过一个响应处理模块中的存储体缓存后最终进入物理层输出通道，物理层输出通道通过SERDES输出到另一块芯片连接；当物理层输入通道通过SERDES收到读响应包或写响应包后，首先根据其对应的读事务或写事务的ID发送到响应处理模块以将对应的读事务或写事务标记完成并删除，然后将读响应包或写响应包写入逻辑层输入通道的FIFO中，转换桥RAB中进行包格式的组装和RIO地址到AXI地址的切换，数据信息分为读地址通道、写地址+写数据通道一共两个通道，通过2选1选择输出到网络-AXI转接桥中以发送给网络中的AXI主机。

2.根据权利要求1所述的增强型rapidio互联装置，其特征在于，所述网络-AXI转接桥的网络端数据位宽是256位、与RapidIO软核连接端的数据位宽是128位。

3.根据权利要求1所述的增强型rapidio互联装置，其特征在于，所述网络-AXI转接桥中进行维序操作的维序模块包括普通FIFO和增强型FIFO，普通FIFO用于处理网络中的AXI主机发送来的读写请求并按顺序发出，增强型FIFO的每一项附带一个用于表示是否已经返回响应标识的标签，用于处理从RapidIO软核的读地址通道和写地址写数据通道传来的信息，使响应按照请求的顺序来进行发送以保证请求和响应的顺序性，维序模块在发送端口会给发送请求在响应的增强型FIFO中预定一个条目，当响应返回时，将响应放到预定的条目中，只有响应增强型FIFO中前面请求的响应回来后，后面的响应才能被发送到网络中去。

4.根据权利要求3所述的增强型rapidio互联装置，其特征在于，所述维序模块还包括超时模块，所述超时模块用于在请求的响应超时的时候为防止网络中的AXI主机长时间收不到响应而死机而产生一个假响应返回到网络中的AXI主机。

5.根据权利要求1所述的增强型rapidio互联装置，其特征在于，所述AXI地址到RIO地址的切换时通过使能选择信号FT的值为0或者1来决定是否进行地址映射，使能选择信号FT的值1时无需进行映射，使能选择信号FT的值为0时进行下述映射：基于AXI地址映射寄存器预先配置大小和位置的AXI地址映射窗口，对收到读写请求的AXI地址进行匹配AXI地址映射RIO基址寄存器计算并匹配相应的RIO地址，地址拓展位由AXI地址映射控制寄存器配置，当RIO地址的高16位地址由AXI地址的高16位地址寄存器构成。