[发明专利]一种可低温烧结的ZnO-Bi2

说明书

本发明公开了一种可低温烧结的ZnO‑Bi2O3基低压压敏陶瓷及其制备方法，具体为一种可在900℃低温烧结的具有高非线性、低电位梯度的ZnO‑Bi2O3基压敏陶瓷材料及其器件。材料由ZnO、Bi₂O₃、TiO₂、Co₂O₃、MnO₂和B₂O₃组成，配方为98 mol%ZnO+0.5 mol Bi₂O₃%+0.5 mol%TiO₂+0.5 mol%Co₂O₃+0.5 mol%MnO₂+x wt%B₂O₃，其中0x≤6。按照配方，称取相应的原材料后，利用固相合成法在900^oC保温2‑5小时后得到相应的压敏陶瓷材料。当x=1时，本发明获得的ZnO‑Bi₂O₃基压敏电阻器综合性能为：压敏场强为130V/mm，非线性系数α高达40，漏电流密度J_L=2.5μA/mm²；该陶瓷材料可用于制备纯银作为内电极的多层片式压敏电阻器。另外，本发明的制备方法具有工艺简单，能耗小，绿色环保等优点。

技术领域

本发明涉及压敏材料与器件，具体是一种具有低压敏电压和较高非线性系数的ZnO基压敏陶瓷电阻器及其制备方法。

背景技术

由于ZnO压敏电阻器性能优异,具有很高的非线性、大通流能力、较好的温度特性和快响应特性等特点，可广泛应用于信息设备等的芯片与电路保护，市场前景十分广阔。但传统技术制造的直插式ZnO压敏变阻器因其压敏电压较高(≥70V)，尺寸大，响应速度慢，通流量小，静电容量小，噪声吸收性能不足等弱点，而不能对低压芯片等实施有效保护[肖胜根，甘国友，严继康，“ZnO压敏电阻器低压化浅谈”，中国陶瓷工业，2006,13[7]:41-44.]。而以多层片式结构制造的ZnO压敏变阻器具有小型化、轻量化、薄型化、多功能化与组装生产过程自动化的特点，能够满足低压芯片等保护的需求。但多层片式结构制造的ZnO压敏变阻器伴随许多新工艺新技术，如多层膜片式陶瓷元件瓷料配方组成设计、超细粉体合成、共烧技术等都需进行更深入的研究。该类产品已广泛应用于通讯、计算机、汽车电子、消费类电子产品中。如手机中天线、CPU、电源、按钮部分的ESD保护；高频信号传输线的接口如RS-232、RS-423、USB1.1、USB2.0等ESD保护及其它半导体芯片的ESD保护[王兰义，吕呈祥，景志刚，杜辉，唐国翌，“多层片式压敏电阻器的应用”，传感器与微系统，2006,25[5]:1-4.]。