[发明专利]测试方法和装置

说明书

本发明实施例提供一种测试方法和装置，应用于对目标芯片的测试中，方法包括：获取测试所述目标芯片所需的测试向量；其中，所述测试向量的数量为至少一个；分别从每个所述测试向量的测试端口信息中提取扫描端口信息；根据预设压缩倍数，分别对所述每个测试向量的扫描端口信息进行压缩和格式转换，得到每个测试向量对应的目标测试向量；采用所述目标测试向量对所述目标芯片进行测试。本发明实施例通过在测试向量的端口信息中提取出到扫描端口信息并对扫描端口信息部分进行压缩，降低了测试向量的测试深度，减小了测试向量在ATE中的存储空间，从而降低了测试成本。

技术领域

本发明实施例涉及集成电路技术领域，尤其涉及一种测试方法和装置。

背景技术

随着集成电路设计在纳米领域的不断发展，芯片性能越来越强大。但是纳米级故障数目的增加以及芯片的时钟越来越快，使得可测性设计(Design For Testability，DFT)越来越复杂。而DFT已经成为设计超大规模集成(Very Large Scale Integration，VLSI)电路中的最重要一环。测试VLSI电路数字部分最主要的DFT技术包括扫描设计技术和逻辑内建自测试的方法，其中扫描测试技术应用最广泛。

相关技术中，芯片的测试方法为：通过自动测试向量生成(Automatic TestPattern Generation，ATPG)工具产生针对芯片中各种故障模型的测试向量，将测试向量转换成自动测试设备(Automatic Test Equipment，ATE)所需要的特定格式的测试向量，由ATE将特定格式的测试向量输入芯片的被测模块，将被测模块的输出结果与预期存储的结果进行比较，从而判断芯片的被测模块是否合格。

然而，ATPG产生的测试向量都是通过转换工具直接转换成ATE所需要的特定格式的向量，使得测试向量占用ATE的存储空间大，从而导致芯片的测试成本高。

发明内容

本发明实施例提供一种测试方法和装置，以解决现有技术中直接通过转换工具对测试向量进行转换导致的测量向量占用深度大、芯片测量成本的问题。

本发明实施例的第一方面提供一种测试方法，应用于对目标芯片的测试中，包括：

获取测试所述目标芯片所需的测试向量；其中，所述测试向量的数量为至少一个；

分别从每个所述测试向量的测试端口信息中提取扫描端口信息；

根据预设压缩倍数，分别对所述每个测试向量的扫描端口信息进行压缩和格式转换，得到每个测试向量对应的目标测试向量；

采用所述目标测试向量对所述目标芯片进行测试。

可选的，所述得到目标测试向量之前，所述方法还包括：

分别从所述每个测试向量的端口信息中提取非扫描端口信息；其中，所述非扫描端口信息和所述扫描端口信息不同；

对所述非扫描端口信息进行格式转换，或者，对所述非扫描端口信息进行压缩和格式转换。

可选的，任意一所述测试向量中包括逻辑功能的输入输出状态的描述信息；分别从每个所述测试向量的测试端口信息中提取扫描端口信息和非扫描端口信息的方法，包括：

针对任意一测试向量，根据该测试向量的描述信息，从该测试向量的端口信息中提取扫描端口信息和非扫描端口信息。

可选的，所述采用所述目标测试向量对所述目标芯片进行测试，包括：

将所述目标测试向量输入所述目标芯片，得到输出结果；

将所述输出结果与预期结果进行比较，获取比较结果；

根据所述比较结果，判断所述目标芯片是否合格。