[发明专利]一种低功耗外部中断唤醒电路及其控制方法

说明书

本发明公开了一种低功耗外部中断唤醒电路，包括：施密特触发器，包括用于接收外部中断信号的输入接口、用于控制外部中断信号使能的信号控制端、输出接口；第一反相器，其输入端与用于控制时钟模块电源的供电控制信号连接，其输出端与第一电平转换器的输入端连接；第一电平转换器，其输出端与第二电平转换器的输入端连接；第二电平转换器，包括两级供电，其第一级供电端与施密特触发器的输出接口连接，其输出端和与门的一个输入端连接；第三电平转换器，其输入端与供电控制信号连接，其输出端和与门的另一个输入端连接；与门，其输出用于控制底层电路供电的底层电路供电信号连接。

技术领域

本发明涉及电路唤醒领域，具体涉及一种低功耗外部中断唤醒电路及其控制方法。

背景技术

随着万物互联、人工智能的兴起，出现越来越多的低成本、低功耗的无线通信方案，用于为物联网“最后一公里”问题提供解决办法，低功耗设计成为了各大芯片厂商的技术重点。

为实现极低的功耗，芯片常常需要在没有工作任务时进入无时钟、无供电或者小部分供电的深度睡眠状态，这种切断自身供电的“自杀式”断电对唤醒电路的设计提出了很高的要求，因此唤醒电路能否正常运转是整个芯片低功耗应用的关键核心。

低功耗应用中，芯片常常在没有工作任务时主动配置相关寄存器信号，关断大部分电源及所有时钟电路，从而进入深度睡眠状态，仅保留极少部分基础供电作唤醒激活逻辑使用。

常见的唤醒电路唤醒源主要来自机械按键产生的复位信号和外部设备产生的中断信号。通常情况下复位或中断信号直接给数字系统处理，周期性时钟电路的运转使得数字逻辑可以进行边沿检测识别此信号从而复位内部寄存器而作出响应。深度睡眠状态下数字逻辑复位部分处于无供电无时钟的状态，无法采用传统处理方法进行边沿检测，属于类上电过程的唤醒复位而非单纯的软复位过程，处理方法实现难度较大。

现有技术中，多采用不依赖时钟的数字组合逻辑实现电路的唤醒，但会成倍增加数字代码的规模和数字逻辑的复杂度，会显著增加常供电数字逻辑的功耗。

发明内容

为解决上述技术问题，本发明提供一种低功耗外部中断唤醒电路及其控制方法。

为解决上述技术问题，本发明采用如下技术方案：

一种低功耗外部中断唤醒电路，包括：

施密特触发器，包括用于接收外部中断信号的输入接口GPIO_RST_IN、用于控制外部中断信号使能的信号控制端GPIO_RST_EN、输出接口GPIO_RST_OUT；

第一反相器，其输入端与用于控制时钟模块电源VDD_RTC的供电控制信号PD_REG连接，其输出端与第一电平转换器的输入端连接；

第一电平转换器，其输出端与第二电平转换器的输入端连接；

第二电平转换器，包括两级供电，其第一级供电端与施密特触发器的输出接口连接，其输出端和与门的一个输入端连接；

第三电平转换器，其输入端与供电控制信号PD_REG连接，其输出端和与门的另一个输入端连接；

与门，其输出与用于控制底层电路供电的底层电路供电信号PD连接；

所述第一电平转换器、第三电平转换器均具有两级供电，所述第一电平转换器、所述第二电平转换器、第三电平转换器的第一级供电端掉电后能锁存上一时刻的输出。