[发明专利]一种低功耗外部中断唤醒电路及其控制方法

权利要求书

1.一种低功耗外部中断唤醒电路，其特征在于：包括：

施密特触发器(1)，包括用于接收外部中断信号的输入接口GPIO_RST_IN、用于控制外部中断信号使能的信号控制端GPIO_RST_EN，以及输出接口GPIO_RST_OUT；

第一反相器(2)，其输入端与用于控制时钟模块电源VDD_RTC的供电控制信号PD_REG连接，其输出端与第一电平转换器的输入端连接；

第一电平转换器(3)，其输出端与第二电平转换器的输入端连接；

第二电平转换器(4)，包括两级供电，其第一级供电端与施密特触发器的输出接口连接，其输出端和与门的一个输入端连接；

第三电平转换器(7)，其输入端与供电控制信号PD_REG连接，其输出端和与门的另一个输入端连接；

与门(6)，其输出与用于控制底层电路供电的底层电路供电信号PD连接；

所述第一电平转换器、第三电平转换器均具有两级供电，所述第一电平转换器、第二电平转换器、第三电平转换器的第一级供电端掉电后能锁存上一时刻的输出；

所述第二电平转换器包括第二反相器(10)、第三反相器(20)、MOS管M1、M2、M3、M4、M5、M6、M7、M8，第二反相器、第三反相器的供电端分别与施密特触发器的输出接口GPIO_RST_OUT连接；第二反相器的输入端与第二电平转换器的输入端连接，其输出端与MOS管M1的栅极、第三反相器的输入端连接；MOS管M1的漏极与a点连接，源极接地；第三反相器的输出端与MOS管M2的栅极连接；MOS管M2的漏极与d点连接，源极接地；MOS管M3的栅极与c点连接，漏极与a点连接，源极接地；MOS管M4栅极与c点连接，漏极与恒定电源连接，源极与a点连接；MOS管M5的栅极与b点连接，漏极与d点连接，源极接地；MOS管M6的栅极与b点连接，漏极与恒定电源连接，源极与d点连接；MOS管M7的栅极与d点连接，漏极与恒定电源连接，源极与第二电平转换器的输出端连接；MOS管M8的栅极与d点连接，漏极与第二电平转换器的输出端连接，源极接地；a点与b点连接，c点与d点连接；

第二电平转换器的第一级供电端为第二反相器和第三反相器的供电端，其第二级供电端为MOS管M4、M6、M7的漏极；

所述第一电平转换器、第三电平转换器的结构与第二电平转换器相同；所述第一电平转换器、第三电平转换器的第一级供电端与时钟模块电源VDD_RTC连接，第二级供电端与恒定电源连接。

2.根据权利要求1所述的低功耗外部中断唤醒电路，其特征在于，MOS管M1、M2、M3、M5、M8为NMOS，MOS管M4、M6、M7为PMOS。

3.根据权利要求1所述的低功耗外部中断唤醒电路，其特征在于，所述恒定电源为VDD33电源或者VDD_SR电源。

4.一种如权利要求1-3中任一项所述低功耗外部中断唤醒电路的控制方法，在电路正常工作时屏蔽外部中断信号，包括以下步骤：

供电控制信号保持为供电状态，施密特触发器不使能，此时PD_REG和GPIO_RST_EN均为0，施密特触发器的输出为常高电平。

5.一种如权利要求1-3中任一项所述低功耗外部中断唤醒电路的控制方法，在电路处于深度睡眠状态下唤醒电路，包括以下步骤：

步骤一：配置施密特触发器使能，即GPIO_RST_EN为1，施密特触发器的输出从常高电平变为常低电平；

步骤二：配置供电控制信号为掉电状态，即PD_REG为1；

步骤三：向输入接口GPIO_RST_IN发出外部中断信号，启动底层电路；所述外部中断信号为高电平脉冲信号；

步骤四：底层电路重新启动后，输出复位信号到数字系统；数字系统复位后，配置PD_REG和GPIO_RST_EN为0。

6.根据权利要求5所述的低功耗外部中断唤醒电路的控制方法，其特征在于，步骤三中，所述外部中断信号在高电平状态下持续60微秒。