[发明专利]改善屏蔽栅表面粗糙的方法在审
| 申请号： | 202011056946.1 | 申请日： | 2020-09-29 |
| 公开（公告）号： | CN112133628A | 公开（公告）日： | 2020-12-25 |
| 发明（设计）人： | 李秀然;邬镝;薛华瑞 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/321;H01L21/3213 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 曹廷廷 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 改善 屏蔽 表面 粗糙 方法 | ||
1.一种改善屏蔽栅表面粗糙的方法，其特征在于，包括：
提供衬底，在所述衬底上形成图形化的硬掩膜；
以图形化的硬掩膜为掩模，刻蚀所述衬底形成第一沟槽；
在所述第一沟槽内形成栅介质层，并得到第二沟槽；
向所述第二沟槽内填充多晶硅，并覆盖所述栅介质层和剩余的所述硬掩膜；
执行研磨工艺，并研磨停止在所述硬掩膜的表面，以平整化所述多晶硅的表面；
第一次干法刻蚀所述多晶硅，并去除所述第二沟槽上方的多晶硅；
第二次干法刻蚀第一次干法刻蚀后的多晶硅形成屏蔽栅，所述屏蔽栅表面平整。
2.如权利要求1所述的改善屏蔽栅表面粗糙的方法，其特征在于，所述衬底为一重掺杂半导体结构。
3.如权利要求1所述的改善屏蔽栅表面粗糙的方法，其特征在于，在所述第一沟槽内形成栅介质层的方法包括：
向所述第一沟槽内沉积氧化物，以形成栅介质层，所述栅介质层覆盖所述第一沟槽侧壁和底部。
4.如权利要求3所述的改善屏蔽栅表面粗糙的方法，其特征在于，所述氧化物包括氧化硅。
5.如权利要求1所述的改善屏蔽栅表面粗糙的方法，其特征在于，采用化学机械研磨方法研磨所述多晶硅直到所述硬掩膜的表面并且使得研磨后的多晶硅表面平整。
6.如权利要求1所述的改善屏蔽栅表面粗糙的方法，其特征在于，所述第一次干法刻蚀的方法包括：
使用去耦合等离子体源机台进行干法刻蚀。
7.如权利要求6所述的改善屏蔽栅表面粗糙的方法，其特征在于，第一次干法刻蚀使用的气体为六氟化硫。
8.如权利要求7所述的改善屏蔽栅表面粗糙的方法，其特征在于，所述第二次干法刻蚀的方法包括：
使用去耦合等离子体源机台进行干法刻蚀。
9.如权利要求8所述的改善屏蔽栅表面粗糙的方法，其特征在于，所述第一沟槽的深宽比大于或等于5。
10.如权利要求1所述的改善屏蔽栅表面粗糙的方法，其特征在于，第二次干法刻蚀第一次干法刻蚀后的多晶硅形成屏蔽栅之后，还包括：
在所述屏蔽栅上形成介质层；
在所述介质层上形成控制栅。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202011056946.1/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
