[发明专利]像素结构、阵列基板及显示面板有效
申请号: | 202011038822.0 | 申请日: | 2020-09-27 |
公开(公告)号: | CN112147825B | 公开(公告)日: | 2021-11-30 |
发明(设计)人: | 林弘峻;张天豪;胡云钦;常红燕;施明宏;陈政鸿;李伟 | 申请(专利权)人: | 惠科股份有限公司 |
主分类号: | G02F1/1362 | 分类号: | G02F1/1362;G02F1/1368;G02F1/1343;G09F9/30 |
代理公司: | 深圳市世纪恒程知识产权代理事务所 44287 | 代理人: | 晏波 |
地址: | 518000 广东省深圳市宝安区石岩街道水田村民*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 像素 结构 阵列 显示 面板 | ||
1.一种像素结构,其特征在于,包括:
第一数据线,所述第一数据线沿第一方向延伸;
第一栅线和第二栅线,所述第一栅线和第二栅线均沿与所述第一方向交叉的第二方向延伸;
第一像素单元,所述第一像素单元包括第一像素电极和第一薄膜晶体管,所述第一薄膜晶体管包括与所述第一栅线连接的第一栅极、与所述第一数据线连接的第一源极以及与所述第一像素电极连接的第一漏极;
第二像素单元,所述第二像素单元包括第二像素电极和第二薄膜晶体管,所述第二薄膜晶体管包括与所述第二栅线连接的第二栅极、与所述第一数据线连接的第二源极以及与所述第二像素电极连接的第二漏极;
其中,所述第一像素单元和第二像素单元沿所述第二方向排列;所述第一像素电极相对所述第二像素电极靠近于所述第一数据线设置,所述第一薄膜晶体管和第二薄膜晶体管均靠近于所述第一数据线设置;
所述第一漏极与所述第一像素电极之间设有第一连接走线,所述第二漏极与所述第二像素电极之间设有与所述第一连接走线对应使得所述第一像素单元和第二像素单元电容匹配的第二连接走线。
2.如权利要求1所述的像素结构,其特征在于,所述第一像素单元和第二像素单元设置于所述第一数据线的同一侧。
3.如权利要求2所述的像素结构,其特征在于,所述第一薄膜晶体管和第二薄膜晶体管分别设置于所述第一像素电极沿所述第一方向的两侧且对称布置。
4.如权利要求1所述的像素结构,其特征在于,所述第一像素电极和第二像素电极形状一致且对称布置。
5.如权利要求1所述的像素结构,其特征在于,所述第一栅线包括在第一方向上远离所述第一像素电极设置的第一容纳段、在第一方向上靠近所述第二像素电极设置的第一连接段以及设置于所述第一容纳段和第一连接段之间的第一弯折段;所述第一容纳段与第一弯折段之间形成容纳所述第一薄膜晶体管的容纳空间;所述第二栅线包括在第一方向上远离所述第一像素电极设置的第二容纳段、在第一方向上靠近所述第二像素电极设置的第二连接段以及设置于所述第二容纳段和第二连接段之间的第二弯折段;所述第二容纳段与第二弯折段之间形成容纳所述第二薄膜晶体管的容纳空间。
6.如权利要求1所述的像素结构,其特征在于,所述第一栅线与所述第一栅极连接的两端在所述第一方向上错开设置;所述第二栅线与所述第二栅极连接的两端在所述第一方向上错开设置。
7.如权利要求1所述的像素结构,其特征在于,所述第一源极与所述第一漏极均沿所述第二方向延伸布置;所述第二源极与所述第二漏极均沿所述第二方向延伸布置。
8.如权利要求1所述的像素结构,其特征在于,所述第一连接走线和所述第二连接走线的走线阻抗相等。
9.如权利要求1所述的像素结构,其特征在于,所述第一连接走线和所述第二连接走线的长度和宽度均相等。
10.如权利要求1所述的像素结构,其特征在于,所述第一连接走线形成的存储电容等于所述第二连接走线形成的存储电容。
11.如权利要求1所述的像素结构,其特征在于,所述像素结构还包括公共电极;所述公共电极与所述第一像素电极以及所述公共电极与所述第一连接走线形成所述第一像素单元的存储电容;所述公共电极与所述第二像素电 极以及所述公共电极与所述第二连接走线形成所述第二像素单元的存储电容。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于惠科股份有限公司,未经惠科股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011038822.0/1.html,转载请声明来源钻瓜专利网。