[发明专利]一种CPU芯片设计方法、装置及电子设备

权利要求书

1.一种CPU芯片设计方法，依次包括准备阶段Assemble步骤、布局规划Floorplan步骤、布局优化Place步骤、时钟树综合Cts步骤、布线Route步骤、布局布线结束PrFinish步骤，其特征在于，所述布局优化Place步骤，包括：

通过多个并行布局优化对象对待设计芯片进行布局优化，得到各布局优化对象对应的布局优化结果；其中，不同布局优化对象设置的测试参数各不相同，所述多个并行布局优化对象的输入一致，均为所述Floorplan步骤的输出结果；

根据预设综合指标确定方法，确定各布局优化结果的综合指标；

所述时钟树综合Cts步骤，包括：

根据预设选择策略，选择综合指标最优的布局优化结果作为输入，进行时钟树综合计算。

2.根据权利要求1所述的CPU芯片设计方法，其特征在于，所述根据预设综合指标确定方法，确定各布局优化结果的综合指标，包括：

解析布局优化结果，得到各布局优化结果对应的时序报告、功耗报告、面积报告中的一个或多个；

根据各布局优化结果对应的时序报告和/或功耗报告和/或面积报告，确定各布局优化结果的综合指标。

3.根据权利要求2所述的CPU芯片设计方法，其特征在于，所述解析布局优化结果，包括：

通过实用报表提取语言脚本perl解析布局优化结果。

4.根据权利要求2所述的CPU芯片设计方法，其特征在于，所述根据各布局优化结果对应的时序报告和/或功耗报告和/或面积报告，确定各布局优化结果的综合指标，包括：

根据预定评分标准，对各布局优化结果对应的时序报告、功耗报告、面积报告分别进行评分；所述评分标准中，高分值比低分值对应的时序报告和/或功耗报告和/或面积报告对应的CPU芯片性能更优；

根据所述布局优化结果对应的时序报告和/或功耗报告和/或面积报告的评分值，确定各布局优化结果的综合指标。

5.根据权利要求4所述的CPU芯片设计方法，其特征在于，所述根据所述布局优化结果对应的时序报告和/或功耗报告和/或面积报告的评分值，确定各布局优化结果的综合指标，包括：

根据公式D_i＝a*X_i+b*Y_i+c*Z_i计算第i个布局优化结果的综合指标；

其中，D_i为第i个布局优化结果的综合指标，i＝1,2,…,N；N为所述多个并行布局优化对象的总数，X_i、Y_i、Z_i分别为第i个布局优化结果对应的时序报告、功耗报告、面积报告的评分值，a、b、c分别为第一预设权值、第二预设权值、第三预设权值。

6.根据权利要求5所述的CPU芯片设计方法，其特征在于，所述预设选择策略为：选择值最高的综合指标，作为最优的综合指标。

7.一种CPU芯片设计装置，包括准备阶段Assemble模块、布局规划Floorplan模块、布局优化Place模块、时钟树综合Cts模块、布线Route模块、布局布线结束PrFinish模块，其特征在于，所述布局优化Place模块，包括：

布局优化结果获取子模块：用于通过多个并行布局优化对象对待设计芯片进行布局优化，得到各布局优化对象对应的布局优化结果；其中，不同布局优化对象设置的测试参数各不相同，所述多个并行布局优化对象的输入一致，均为所述Floorplan模块的输出结果；

综合指标计算子模块：用于根据预设综合指标确定方法，确定各布局优化结果的综合指标；

所述时钟树综合Cts模块：用于根据预设选择策略，选择综合指标最优的布局优化结果作为输入，进行时钟树综合计算。