[发明专利]平面线圈元件及平面线圈元件的制造方法

说明书

本发明的平面线圈元件具备：绝缘性基膜，其具有第一面及第一面的相反侧的第二面；第一导电图案，其层叠在该绝缘性基膜的第一面的面侧；以及第一绝缘层，其从第一面侧包覆该第一导电图案，在该平面线圈元件中，上述第一导电图案具有芯体和在该芯体的外表面通过镀敷而层叠的扩宽层，上述芯体具有在上述绝缘性基膜层叠的薄的导电层，上述第一导电图案的平均厚度相对于第一导电图案的平均回路间距的比大于或等于1/2而小于或等于5。

本申请是基于2016年3月10日提出的中国国家申请号201680015450.5申请(平面线圈元件及平面线圈元件的制造方法)的分案申请，以下引用其内容。

技术领域

本发明涉及平面线圈元件及平面线圈元件的制造方法。

背景技术

近年，伴随电子设备的小型轻量化，对于构成电子设备的平面线圈元件等电子部件，小型化的要求也逐渐提高。另外，作为能够实现如上所述的小型化的平面线圈，提出有例如在日本特开2012－89700号公报(专利文献1)中记载的平面线圈。

专利文献1中记载的平面线圈通过下述方式制造，即，在基板上形成一次铜镀层，在进而去除了该基板的基础上，在该一次铜镀层的与基板抵接侧的面形成二次铜镀层。因此，该平面线圈与仅由在基板上形成的一次铜镀层构成的平面线圈相比，提高镀层的高宽比，能够实现一定程度小型化。

专利文献1：日本特开2012－89700号公报

发明内容

但是，专利文献1中记载的平面线圈虽然能够增大镀层的厚度，但不能够扩宽镀层的宽度，不能够充分小型化。

另外，专利文献1中记载的平面线圈至少具有下述工序：(1)在基板上形成一次铜镀层的工序；(2)将一次铜镀层通过内涂树脂层进行包覆的工序；(3)蚀刻去除基板的工序；(4)在一次铜镀层的与基板抵接侧的面形成二次铜镀层的工序；以及(5)将二次铜镀层通过外涂层进行包覆工序。因此，专利文献1中记载的平面线圈由于制造工序变长，因此成本增多，并且成品率也恶化。

本发明就是基于如上述的情况提出的，其目的在于，提供更小型化的平面线圈元件。另外，本发明的目的在于，提供一种平面线圈元件的制造方法，其能够抑制制造工序的增加，并且容易且可靠地制造更小型化的平面线圈元件

为了解决上述课题而提出的本发明的一个方式所涉及的平面线圈元件具备：绝缘性基膜，其具有第一面及所述第一面的相反侧的第二面；第一导电图案，其层叠在该绝缘性基膜的第一面侧；以及第一绝缘层，其从第一面侧包覆该第一导电图案，在该平面线圈元件中，上述第一导电图案具有芯体和层叠于该芯体的外表面的扩宽层，上述第一导电图案的平均厚度相对于第一导电图案的平均回路间距的比大于或等于1/2而小于或等于5。

为了解决上述课题而提出的本发明的其他一个方式所涉及的平面线圈元件的制造方法，该平面线圈元件具备：绝缘性基膜，其具有第一面及所述第一面的相反侧的第二面；第一导电图案，其层叠在该绝缘性基膜的第一面侧；以及第一绝缘层，其从第一面侧包覆该第一导电图案，在该平面线圈元件的制造方法中，具有下述工序：通过减成法或半加成法形成上述第一导电图案的芯体的工序；在该芯体的外表面通过镀敷而层叠上述第一导电图案的扩宽层的工序；以及在上述第一导电图案的第一面侧包覆绝缘树脂的工序，上述第一导电图案的平均厚度相对于第一导电图案的平均回路间距的比大于或等于1/2而小于或等于5。

发明的效果

本发明的平面线圈元件能够促进小型化。另外，本发明的平面线圈元件的制造方法能够抑制制造工序的增加，并且容易且可靠地制造更小型化的平面线圈元件。

附图说明

图1是表示本发明的第一实施方式所涉及的平面线圈元件的示意性俯视图。

图2是图1的平面线圈元件的A－A线剖视图。

图3是图2的平面线圈元件的局部放大图。