[发明专利]半导体器件的封装结构及其封装方法

说明书

本发明公开了一种半导体器件的封装结构及其封装方法，该封装结构包括：半导体基板；形成于所述半导体基板上表面的半导体器件，所述半导体器件包括实现半导体器件功能的芯片区域，以及围绕所述芯片区域的片外区域；位于所述芯片区域上部的顶层金属；位于所述半导体器件上部的第一钝化层；覆盖于所述第一钝化层上表面的再布线层；每个所述顶层金属的上部内均对应设置有贯穿所述第一钝化层的多个开孔，所述多个开孔用于实现所述顶层金属与所述再布线层之间的电性连接。本发明能够实现半导体器件中电流流动的均匀性，进而提升芯片的电流能力。

技术领域

本发明涉及半导体技术领域，具体涉及一种半导体器件的封装结构及其封装方法。

背景技术

近年来，随着大电流、高功率芯片的发展，以铜为材料的RDL(RedistributionLayer，再布线层)布线受到广泛的应用。在传统的0.18um和0.35um的工艺中，芯片后段的金属为AlCu(铜铝合金)，且钝化层上的开孔尺寸比较大(大于或等于60um)。

随着芯片电流的提高，上述常规的工艺做法已经满足不了芯片设计对电阻的要求，同时在大的钝化层开孔上做后段封装(如打线或者是倒装)时，电流主要集中在大的开孔附近，容易造成电流不均，甚至由于局部电流太大，还会导致芯片局部烧坏。

因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。

发明内容

为了解决上述技术问题，本发明提供了一种半导体器件的封装结构及其封装方法，能够实现半导体器件中电流流动的均匀性，进而提升芯片的电流能力。

一方面，根据本发明提供的一种半导体器件的封装结构，包括：半导体基板；形成于所述半导体基板上表面的半导体器件，所述半导体器件包括实现半导体器件功能的芯片区域，以及围绕所述芯片区域的片外区域；位于所述芯片区域上部的顶层金属；位于所述半导体器件上部的第一钝化层；位于所述第一钝化层上表面的再布线层；其中，每个所述顶层金属的上部内均对应设置有贯穿所述第一钝化层的多个第一开孔，所述多个第一开孔用于实现所述顶层金属与所述再布线层之间的电性连接。

可选地，每个所述顶层金属上部的多个第一开孔彼此间隔设置，且所述多个第一开孔中每个第一开孔之间的间隔距离均小于或等于第一预设值，以及所述多个第一开孔中的外围开孔与所述顶层金属的终端位置的间隔距离小于或等于第二预设值。

可选地，所述封装结构还包括：第二钝化层，所述第二钝化层位于所述半导体器件上表面与所述第一钝化层之间；多个第二开孔，所述多个第二开孔对应设置于所述顶层金属的下部区域且贯穿所述第二钝化层。

可选地，所述顶层金属下部区域的多个第二开孔彼此间隔设置，且所述多个第二开孔中每个第二开孔之间的间隔距离均小于或等于第一预设值，以及所述多个第二开孔中的外围开孔与所述顶层金属的终端位置的间隔距离小于或等于第二预设值。

可选地，所述多个第一开孔和所述多个第二开孔的尺寸小于均或等于所述第一阈值。

可选地，所述多个第一开孔和所述多个第二开孔的横截面的形状为圆形或方形。

可选地，每个第一开孔和每个第二开孔的腔体内填充有铜材料。

可选地，所述第一钝化层的上表面平坦。

可选地，所述第一钝化层和所述第二钝化层的形成材料均为氧化物或氮氧化物。

可选地，所述半导体基板包括：衬底，以及形成于所述衬底之上的外延层。

可选地，所述再布线层和所述顶层金属的材料为铜。

可选地，所述封装结构还包括：设置于所述再布线层上的焊盘或焊球和/或阵列凸点。

可选地，所述封装结构还包括：覆盖于所述再布线层上的保护层；设置于所述保护层上的焊盘或焊球和/或阵列凸点。