[发明专利]记忆体元件及其制造方法

说明书

一种记忆体元件及其制造方法，记忆体元件包含擦除栅极、擦除栅极介电质、第一和第二浮栅极、第一和第二控制栅极、第一选择栅极、第二选择栅极、共用源极条，以及硅化物垫。擦除栅极位于基板的第一部分上方。第一选择栅极沿着第一方向至少部分通过第一控制栅极与擦除栅极隔开。第二选择栅极沿着第一方向至少部分通过第二控制栅极与擦除栅极隔开。共用源极条位于基板的第二部分上，其中共用源极条与擦除栅极沿着垂直第一方向的第二方向上排列。硅化物垫位于共用源极条下方且位于基板的第二部分内，其中硅化物垫的上表面平坦于擦除栅极介电质的下表面。

技术领域

本领域是关于一种记忆体元件及其制造方法。

背景技术

快闪记忆体(Flash memories)相较于其他形式的固态非挥发记忆体结构具有特定的优点及功效。这些优点及功效大多与下列相关，例如，促进读、写及/或擦除的速度、功率消耗、紧凑度、成本，等等。快闪记忆体经常使用于高密度数据储存装置，配置于相机、移动电话、录音机、外接式USB数据储存元件(亦可称作thumb drive或flash drive)，等等。一般而言，在应用上，快闪记忆体制造于精密的微晶片上，接着被耦接至具有适合的处理电路的另一个晶片或多个晶片上，且可配置于同一套件中，或是配置于不同的套件中并电性耦接。

处理器与内嵌式快闪记忆体为更近代的发展。在这些元件中，快闪记忆体阵列与逻辑电路或是控制电路一起制造在单一晶片上。这些配置大多用于微处理器单元(microcontroller units；MCU)中，例如安装在单一晶片上的小型计算机元件，其设计于重复执行具有特定数量的特殊工作。微处理器单元经常用于智能卡、无线通讯元件、汽车的控制单元，等等。记忆体与相关处理电路的组合可促进处理速度且同时降低尺寸、功率消耗，以及成本。

发明内容

本揭露的部分实施例为一种记忆体元件，包含擦除栅极、擦除栅极介电质、第一和第二浮栅极、第一和第二控制栅极、第一选择栅极、第二选择栅极、共用源极条，以及硅化物垫。擦除栅极位于基板的第一部分上方。擦除栅极介电质位于擦除栅极和基板的第一部分之间。第一和第二浮栅极位于擦除栅极的相对两侧。第一和第二控制栅极分别位于第一和第二浮栅极上方。第一选择栅极沿着第一方向至少部分通过第一控制栅极与擦除栅极隔开。第二选择栅极沿着第一方向至少部分通过第二控制栅极与擦除栅极隔开。共用源极条位于基板的第二部分上，其中共用源极条与擦除栅极沿着垂直第一方向的第二方向上排列。硅化物垫位于共用源极条下方且位于基板的第二部分内，其中硅化物垫的上表面平坦于擦除栅极介电质的下表面。

本揭露的部分实施例为一种记忆体元件，包含擦除栅极、擦除栅极介电质、第一和第二浮栅极、第一和第二控制栅极、第一选择栅极、第二选择栅极、第一硅化物垫、第一浮栅极间隔物，以及第二浮栅极间隔物。擦除栅极位于基板的第一部分上方。擦除栅极介电质位于擦除栅极和基板的第一部分之间。第一和第二浮栅极位于擦除栅极的相对两侧。第一和第二控制栅极分别位于第一和第二浮栅极上方。第一选择栅极沿着第一方向至少部分通过第一控制栅极与擦除栅极隔开。第二选择栅极沿着第一方向至少部分通过第二控制栅极与擦除栅极隔开。第一硅化物垫位于基板的第二部分中，其中第一硅化物垫和擦除栅极沿着垂直第一方向的第二方向排列。第一浮栅极间隔物位于第一浮栅极的侧壁上，其中第一硅化物垫通过第一浮栅极间隔物与第一浮栅极隔开。第二浮栅极间隔物位于第二浮栅极的侧壁上，其中第一硅化物垫通过第二浮栅极间隔物与第二浮栅极隔开。

本揭露的部分实施例为一种制造记忆体元件的方法，包含在基板上形成第一浮栅极和第二浮栅极；分别在第一浮栅极和第二浮栅极上方形成第一控制栅极和第二控制栅极；形成图案化遮罩以覆盖第一控制栅极和第二控制栅极，其中图案化遮罩曝露位于第一控制栅极和第二控制栅极之间的基板的第一部分，且图案化遮罩曝露第一控制栅极和第二控制栅极之间的基板的第二部分；在基板的第一部分中形成共用源极区，其中在形成共用源极区期间，图案化遮罩保护基板的第二部分；移除图案化遮罩；在基板的第一部分上方形成擦除栅极；以及在基板的第二部分上方形成共用源极条。

附图说明