[发明专利]高压延伸漏极MOS(EDMOS)纳米线晶体管在审
申请号: | 202011017940.3 | 申请日: | 2020-09-24 |
公开(公告)号: | CN112993026A | 公开(公告)日: | 2021-06-18 |
发明(设计)人: | N·尼迪;R·拉马斯瓦迈;W·M·哈费茨;H-Y·张;张婷;B·法拉哈扎德;T·特里韦迪;金晸東 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L29/775 | 分类号: | H01L29/775;H01L21/335;B82Y10/00 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 付曼;姜冰 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 高压 延伸 mos edmos 纳米 晶体管 | ||
1.一种半导体装置,包括:
衬底;
所述衬底上方的源极区;
所述衬底上方的漏极区;
从所述源极区延伸到所述漏极区的半导体本体,其中,所述半导体本体具有:具有第一传导率类型的第一区和具有第二传导率类型的第二区;以及
所述半导体本体的所述第一区上方的栅极结构,其中,所述栅极结构更靠近所述源极区而不是所述漏极区。
2.根据权利要求1所述的半导体装置,其中,所述源极区和所述漏极区具有所述第二传导率类型,并且其中,所述漏极区具有第一掺杂剂浓度,并且所述半导体本体的所述第二区具有比所述第一掺杂剂浓度更小的第二掺杂剂浓度。
3.根据权利要求2所述的半导体装置,其中,所述第一掺杂剂浓度是大约1018cm-3或更大,并且其中,所述第二掺杂剂浓度是大约1018cm-3或更小。
4.根据权利要求1、2或3所述的半导体装置,其中,所述半导体本体的所述第二区延伸到所述栅极结构中。
5.根据权利要求1、2或3所述的半导体装置,其中,所述半导体本体的所述第二区的长度大于所述半导体本体的第一区的长度。
6.根据权利要求1、2或3所述的半导体装置,其中,所述栅极结构包括栅极电介质,其中,所述栅极电介质在所述半导体本体的所述第一区的一部分上方和所述半导体本体的所述第二区的一部分上方。
7.根据权利要求1、2或3所述的半导体装置,还包括:
所述半导体本体的所述第二区上方的第一伪栅极结构,其中,所述第一伪栅极结构更靠近所述漏极区而不是所述源极区。
8.根据权利要求7所述的半导体装置,其中,所述栅极结构与所述第一伪栅极结构之间的间隔大约等于所述漏极区的长度。
9.根据权利要求7所述的半导体装置,还包括:
所述半导体本体的所述第二区上方的第二伪栅极结构,其中,所述第二伪栅极结构与所述源极区和所述漏极区大体上等距。
10.根据权利要求1、2或3所述的半导体装置,其中,所述半导体本体的所述第二区包括沿着所述第二区的长度的不均匀掺杂剂浓度。
11.根据权利要求1、2或3所述的半导体装置,其中,所述半导体本体是纳米线或纳米带。
12.一种半导体装置,包括:
衬底;
所述衬底上方的源极区;
所述衬底上方的漏极区;
竖直取向的半导体本体堆叠件,从所述源极区延伸到所述漏极区,其中,所述半导体本体具有第一长度;以及
栅极结构,与所述源极区相邻并且环绕所述半导体本体堆叠件,其中,所述栅极结构具有比所述第一长度更小的第二长度。
13.根据权利要求12所述的半导体装置,其中,所述栅极结构限定所述半导体本体的沟道区。
14.根据权利要求13所述的半导体装置,其中,所述半导体本体仅在所述沟道区内被栅极电介质环绕。
15.根据权利要求12、13或14所述的半导体装置,其中,所述漏极区包括:
主体;以及
多个突出部,朝向所述源极区延伸。
16.根据权利要求15所述的半导体装置,还包括:
伪源极/漏极区,与所述栅极结构相邻,其中,所述伪源极/漏极区包括:
伪本体;以及
多个伪突出部,朝向所述漏极区延伸。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011017940.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:用于占空比校正的技术
- 下一篇:受完整性保护的命令缓冲区执行
- 同类专利
- 专利分类