[发明专利]半导体元件及其制造方法

权利要求书

1.一种半导体元件，其特征在于，包括：

连接结构，包括：

至少一第一导线，设置在基底的元件区上且沿着第一方向延伸；以及

至少一第二导线，设置在所述基底的所述元件区上且沿着所述第一方向延伸，

其中在所述连接结构的端部处，所述至少一第一导线于所述第一方向的长度小于所述至少一第二导线于所述第一方向的长度。

2.如权利要求1所述的半导体元件，其中所述至少一第一导线包括多条第一导线，所述至少一第二导线包括多条第二导线，且所述多条第一导线与所述多条第二导线沿着不同于所述第一方向的第二方向彼此交替排列。

3.如权利要求1所述的半导体元件，还包括：

接垫，设置在所述至少一第二导线上，

其中所述至少一第二导线具有与所述至少一第一导线相邻的第一线段及自所述第一线段沿所述第一方向延伸的第二线段，且所述接垫设置在所述第一线段或所述第二线段上。

4.一种半导体元件的制造方法，包括：

在基底的元件区上形成多个导体图案，每个导体图案包括彼此平行且沿第一方向延伸的第一段和第二段以及连接所述第一段和所述第二段的弯曲段，且所述多个导体图案沿着不同于所述第一方向的第二方向排列；

在所述多个导体图案上覆盖具波浪状轮廓的图案化掩模，所述图案化掩模暴露出所述弯曲段和所述第一段的邻接所述弯曲段的一部分；以及

移除所述图案化掩模所暴露出的所述弯曲段和所述第一段的邻接所述弯曲段的所述部分，以形成包括多条第一导线和多条第二导线的连接结构，

其中所述多条第一导线与所述多条第二导线沿着所述第二方向彼此交替排列，且在所述连接结构的端部处，所述多条第一导线于所述第一方向的长度小于所述多条第二导线于所述第一方向的长度。

5.如权利要求4所述的半导体元件的制造方法，其中所述波浪状轮廓的波峰位于所述第二段上，所述波浪状轮廓的波谷位于所述第一段上。

6.如权利要求4所述的半导体元件的制造方法，还包括：

在所述多条第二导线上形成多个接垫，

其中每条第二导线具有第一线段及第二线段，所述第一线段位于相邻的两条第一导线之间，所述第二线段自所述第一线段沿着所述第一方向延伸，且所述接垫形成于所述第一线段或所述第二线段上。

7.一种半导体元件的制造方法，包括：

在基底的元件区上依序形成导体层、硬掩模层及第一掩模图案，所述第一掩模图案包括彼此平行且沿第一方向延伸的第一段和第二段以及连接所述第一段和所述第二段的弯曲段，其中所述第一段包括第一部分和第二部分，且所述弯曲段包括邻接所述第二部分的第三部分和第四部分，其中所述第二部分和所述第三部分的高度小于所述第一部分、所述第四部分和所述第二段的高度；

以所述第一掩模图案为掩模，对所述硬掩模层进行图案化以形成第一间隙壁和第二间隙壁，其中所述第一间隙壁于第一方向延伸的长度小于所述第二间隙壁于所述第一方向延伸的长度；以及

以所述第一间隙壁和所述第二间隙壁为掩模，对所述导体层进行图案化以形成包括第一导线和第二导线的连接结构，其中在所述连接结构的端部处，所述第一导线于所述第一方向延伸的长度小于所述第二导线于所述第一方向延伸的长度。

8.如权利要求7所述的半导体元件的制造方法，其中所述连接结构还包括接垫图案，其中形成所述接垫图案的步骤包括：

在形成所述第一间隙壁和所述第二间隙壁之前，在所述第一掩模图案的所述第二段上形成第二掩模图案；

以所述第一掩模图案和所述第二掩模图案为掩模，对所述硬掩模层进行图案化以形成第一间隙壁和第二间隙壁，其中所述第二间隙壁具有与所述接垫图案相同的图案；以及

以所述第一间隙壁和所述第二间隙壁为掩模，对所述导体层进行图案化以形成所述第一导线和具有所述接垫图案的所述第二导线。