[发明专利]半导体装置和其制造方法以及多次可编程的记忆体装置

说明书

一种半导体装置和其制造方法以及多次可编程的记忆体装置，半导体装置包括基板、栅极氧化物层其形成在基板上、栅极其形成在栅极氧化物层上、以及间隔物其形成在相邻于栅极和在基板上方。间隔物包括填充空气的空隙以预防电荷泄露至栅极或从栅极泄漏，从而减少数据损失并提供更好的记忆体保持。电荷泄漏的减少归因于减小的寄生电容、边缘电容、和交叠电容，这是由于空气相对于其他间隔物材料有低的介电常数所致。间隔物可以包括多层，诸如多个氧化物和氮化物层。在一些实施方式中，半导体装置是多次可编程的(MTP)记忆体装置。

技术领域

本揭示内容是关于半导体装置和用于制造半导体装置的方法，特别是多次可编程的记忆体装置。

背景技术

本揭示内容大致上涉及半导体装置和用于制造半导体装置的方法，特别是涉及具有改善的数据保持的多次可编程的(multiple-time programmable)记忆体装置的形成。

半导体装置用在各式各样的电子器件中，并且通常很期望关于半导体装置的生产和性能的改进。利用高介电的(高k)间隔物材料的多次可编程的记忆体装置可能包括高电荷捕获中心并且可能形成电流泄露和减少的数据保持的路径。因此，改进的多次可编程的记忆体装置及其形成方法是需要的。

发明内容

本揭示内容的一些实施方式提供了一种半导体装置，包含：基板、栅极氧化物层、栅极、以及间隔物。栅极氧化物层形成在基板上。栅极形成在栅极氧化物层上。间隔物形成在相邻于栅极和在基板上方，间隔物包含填充空气的空隙。

本揭示内容的另一些实施方式提供了一种制造半导体装置的方法，包含：在基板之上形成栅极氧化物层；在栅极氧化物层之上形成栅极；在栅极上方和在基板上方沉积第一间隔物层；在第一间隔物层上方沉积第二间隔物层；以及使用蚀刻制程在第二间隔物层之内形成填充空气的空隙。

本揭示内容的又另一些实施方式提供了一种多次可编程的(MTP)记忆体装置，包含：基板、栅极氧化物层、栅极、以及间隔物。栅极氧化物层形成在基板之上。栅极形成在栅极氧化物层之上。间隔物包含：氧化物层和氮化物层。氧化物层相邻于栅极且在基板上方。氮化物层接触氧化物层且包含填充空气的空隙。

附图说明

本揭示内容的各方面，可由以下的详细描述，并与所附附图一起阅读，而得到最佳的理解。值得注意的是，根据业界的标准惯例，各个特征并未按比例绘制。事实上，为了清楚地讨论，各个特征的尺寸可任意地增加或减小。

图1A是根据一些实施方式的附图，显示具有带有气隙(air-void)的间隔物的一示例性半导体装置的截面视图；

图1B是根据一些实施方式的附图，显示图1A的示例性半导体装置的各个尺寸的特征；

图2A是根据一些实施方式的附图，显示具有带有气隙的间隔物的另一个示例性半导体装置的截面视图；

图2B是根据一些实施方式的流程图，显示用于制造图2A的示例性半导体装置的制程；

图2C至图2K是根据一些实施方式的一系列的附图，显示在图2B的制程中的多个步骤；

图3A是根据一些实施方式的附图，显示具有带有气隙的间隔物的另一个示例性半导体装置的截面视图；

图3B是根据一些实施方式的一流程图，显示用于制造图3A的示例性半导体装置的制程；

图3C至图3K是根据一些实施方式的一系列的附图，显示在图3B的制程中的多个步骤；

图4是根据一些实施方式的附图，显示具有带有气隙的间隔物的另一个示例性半导体装置的截面视图；

图5是根据一些实施方式的一流程图，显示用于制造具有带有气隙的间隔物的半导体装置的制程。

【符号说明】