[发明专利]一种共模电平切换高速比较器

说明书

本发明实施例提供了一种共模电平切换高速比较器，该比较器采用两级锁存结构，第一级预放大器采用高时钟信号CLKH驱动，第一级锁存电路、第二级锁存电路采用低时钟信号CLKL驱动，第一级预放大器采用高电源电压，第一级锁存电路、第二级锁存电路采用低电源电压，通过抬高第一级预放大器的电源电压和时钟，提高了比较器的共模输入电平，并且后两级的锁存电路，使输出共模范围降回低电平范围，因此提高比较器速度的同时，避免了失真和击穿问题，可以提升数模转化器ADC的整体性能。

技术领域

本发明涉及电路电子领域，尤其涉及一种共模电平切换高速比较器。

背景技术

随着芯片工艺的进步，电路的电源电压在降低，模数转换器(ADC)中运放的设计变得困难，为减少设计困难，可以使用提高电源电压的方法来提高运放性能，使用此方法一般会造成运放的共模输出电平相对较高，因此需要使用高共模输入电平的比较器与之相接。比较器由第一级预放大器以及锁存电路构成，由于MOS的典型击穿电压和应力承受极限不超过130％的电源电压，第一级预放大器以及锁存电路采用同一电源，当电源电压是低电压时，比较器无法接入高共模输入电平，当电源电压是高电压时，比较器内部的器件可靠性降低，且比较器的功耗较高，模数转换器的性能随之降低，因此丞待一种可靠性以及性能较高的比较器。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种共模电平切换高速比较器。本发明要解决的技术问题通过以下技术方案实现：

本发明实施例提供的一种共模电平切换高速比较器，包括：第一级预放大器、第一级锁存电路、第二级锁存电路和时钟位移电路，第一级锁存电路包括：第十一MOS管M11、第十二MOS管M12、第十三MOS管M13、第十四MOS管M14、第二十三MOS管M23以及第二十四MOS管M24，时钟位移电路包括：高时钟信号端CLKH以及第一低时钟信号端CLKL，第一级预放大器的时钟信号端与高时钟信号端CLKH相连，第一低时钟信号端CLKL与外部电路的低时钟信号相连，第一级预放大器的电源端接入高电源电压VDDH，第二级锁存电路的电源端接入第一低电源电压VDDL，第十一MOS管M11的栅极与第一级预放大器的第一输出端V_N1相连，第十一MOS管M11的漏极V_P2分别与第二级锁存电路的第二输入端V_P3，第十三MOS管M13的漏极、第十四MOS管M14的栅极相连，第十三MOS管M13的源极分别与第二十四MOS管M24的漏极、第十四MOS管M14的源极相连，第二十四MOS管M24的栅极与第一低时钟信号端CLKL相连，第二十四MOS管M24的源极与第一低电压源VDDL相连，第十四MOS管M14的漏极V_N2分别与第十三MOS管M13的栅极、第二级锁存电路的第一输入端V_N3、第十二MOS管M12的漏极相连，第十二MOS管M12的源极分别与第二十三MOS管M23的栅极、第二十三MOS管M23的漏极、第十一MOS管M11的源极、第一级预放大器中接电源地的MOS管的栅极相连，第十二MOS管M12的栅极与第一级预放大器中的第二输出端V_P1相连。

可选的，时钟位移电路包括：第二十六MOS管M26、第二十七MOS管M27、第二十八MOS管M28以及电容C_B，第二十六MOS管M26的栅极CLKL与外部电路的低时钟信号相连，第二十六MOS管M26的漏极与共模电平VCM相连，第二十六MOS管M26的源极与电容C_B的上级板、第一级预放大器的时钟信号端相连，电容C_B的下级板分别与第二十七MOS管M27的源极、第二十八MOS管M28的漏极相连，第二十七MOS管M27的栅极CLKL与外部电路的低时钟信号，第二十七MOS管M27的漏极与第二低电源电压DVDDL相连，第二十八MOS管M28的栅极CLKL与外部电路的低时钟信号，第二十八MOS管M28的源极与电源地GND相连。

可选的，共模电平VCM的值为第二低电源电压DVDDL的二分之一。