[发明专利]半导体器件制备方法

说明书

本发明提供一种半导体器件制备方法，所述半导体器件制备方法包括：提供一衬底，所述衬底上形成有场氧化层。在所述场氧化层中形成一开口，并暴露部分所述衬底。在所述衬底中形成一浅沟槽，所述开口和所述浅沟槽相连通，且所述浅沟槽为光刻工艺的对准标记。本发明利用所述浅沟槽作为后续光刻工艺中的对准标记，避免了零层光刻对准标记制备。在保证半导体器件性能的前提下，不仅精简工艺流程，提高制备效率，还降低生产成本。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件制备方法。

背景技术

绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)，是由双极型三极管(Bipolar Junction Transistor，BJT)和绝缘栅型场效应管(Insulated GateField Effect Transister，IGFET)；也称金属氧化物半导体场效应管(Metal OxideSemiconductor FET，简写为MOSFET)组成的复合全控型电压驱动式功率半导体器件,兼有绝缘栅型场效应管的高输入阻抗和大功率晶体管(Giant Transistor，GTR)的低导通压降两方面的优点。其中，大功率晶体管饱和压降低，载流密度大，但驱动电流较大。绝缘栅型场效应管驱动功率很小，开关速度快，但导通压降大，载流密度小。绝缘栅双极型晶体管综合了以上两种器件的优点，驱动功率小而饱和压降低，非常适合应用于直流电压为600V及以上的变流系统，如交流电机、变频器、开关电源、照明电路、牵引传动等领域。

但绝缘栅双极型晶体管的制作工艺过程中，为了光刻对准需要，通常先做一层零层光刻对准标志(Zero mark)，零层光刻对准标志的作用在于帮助后续光刻工艺的位置对准。因此，目前的绝缘栅双极型晶体管的制作工艺中会多进行一次光刻，用于制备零层光刻对准标志。制备零层光刻对准标志的过程需要整套光刻程序，即涂覆光刻胶、铺光、曝光显影等环节，从而使得绝缘栅双极型晶体管器件的制备效率低，消耗过多的光刻胶。

因此，需要一中新的半导体器件制备方法，来解决该问题，以使得能够避免零层光刻对准标志的制备，精简工艺流程，在保证器件性能的前提下，提高了制备效率，节约了生产成本，增加了经济效益。

发明内容

本发明的目的在于提供一种半导体器件制备方法，以解决在半导体器件制备工艺中，如何省去零层光刻对准标记的工艺环节问题。

为解决上述技术问题，本发明提供一种半导体器件制备方法，所述半导体器件制备方法包括：

提供一衬底，所述衬底上形成有场氧化层；

在所述场氧化层中形成一开口，并暴露部分所述衬底；

在所述衬底中形成一浅沟槽，所述开口和所述浅沟槽相连通，且所述浅沟槽为光刻工艺的对准标记。

可选的，在所述的半导体器件制备方法中，采用干法刻蚀工艺形成所述浅沟槽。

可选的，在所述的半导体器件制备方法中，所述浅沟槽的深度范围为：

可选的，在所述的半导体器件制备方法中，采用湿法刻蚀工艺形成所述开口。

可选的，在所述的半导体器件制备方法中，采用热氧化工艺形成所述场氧化层。

可选的，在所述的半导体器件制备方法中，在形成所述开口之前，所述的半导体器件制备方法还包括：在所述场氧化层上形成图案化光刻胶层。

可选的，在所述的半导体器件制备方法中，以所述图案化光刻胶层为掩模，在所述场氧化层中形成所述开口。

可选的，在所述的半导体器件制备方法中，在形成所述浅沟槽之后，所述的半导体器件制备方法还包括：以所述图案化光刻胶层为掩模，采用光刻工艺在所述衬底中形成耐压环沟槽，且所述耐压环沟槽和所述开口及所述浅沟槽相连通；其中，所述浅沟槽为所述光刻工艺的对准标记。