[发明专利]半导体存储器件和制造该半导体存储器件的方法

说明书

本发明构思提供了半导体存储器件及其制造方法。该半导体存储器件包括堆叠结构，该堆叠结构包括依次堆叠在包括单元阵列区域和延伸区域的衬底上的水平电极、以及在水平电极之间的水平绝缘层。该半导体存储器件还可以包括穿透堆叠结构的垂直结构，垂直结构中的第一垂直结构在单元阵列区域上，并且垂直结构中的第二垂直结构在延伸区域上。每个垂直结构包括沟道层以及依次堆叠在沟道层的侧壁上的隧穿绝缘层、电荷存储层和阻挡绝缘层。第一垂直结构的电荷存储层包括电荷存储图案，电荷存储图案在垂直于衬底的顶表面的方向上彼此间隔开且水平绝缘层插置在其间。第二垂直结构的电荷存储层沿着水平电极的侧壁和水平绝缘层的侧壁延伸。

技术领域

本发明构思的实施方式涉及半导体存储器件，更具体地，涉及三维(3D)非易失性存储器件和制造该3D非易失性存储器件的方法。

背景技术

半导体器件已高度集成以提供改善的性能和一般较低的制造成本。半导体器件的集成密度可以直接影响半导体器件的成本，从而导致对高度集成的半导体器件的需求通常较高。典型的二维(2D)或平面半导体器件的集成密度可以由存储单元单位的面积决定。因此，典型的2D或平面半导体器件的集成密度可以受到用于形成精细图案的技术影响。然而，因为用于形成精细图案的设备可以是昂贵的，所以2D半导体器件的集成密度继续增加，但会受到限制。已经开发出包括三维布置的存储单元的三维(3D)半导体存储器件来克服上述限制。

发明内容

本发明构思的实施方式可以提供具有提高的可靠性的半导体存储器件和制造该半导体存储器件的方法。

在一些实施方式中，一种半导体存储器件可以包括堆叠结构，该堆叠结构包括依次堆叠在包括单元阵列区域和延伸区域的衬底上的水平电极、以及在水平电极之间的水平绝缘层。该半导体存储器件还可以包括穿透堆叠结构的垂直结构，垂直结构中的第一垂直结构在单元阵列区域上，并且垂直结构中的第二垂直结构在延伸区域上。每个垂直结构可以包括沟道层以及依次堆叠在沟道层的侧壁上的隧穿绝缘层、电荷存储层和阻挡绝缘层。第一垂直结构的电荷存储层可以包括电荷存储图案，电荷存储图案在垂直于衬底的顶表面的方向上彼此间隔开且水平绝缘层插置在其间。第二垂直结构的电荷存储层可以沿着水平电极的侧壁和水平绝缘层的侧壁延伸。

在一些实施方式中，一种半导体存储器件可以包括堆叠结构，该堆叠结构包括依次堆叠在包括单元阵列区域和延伸区域的衬底上的水平电极、以及在水平电极之间的水平绝缘层。该半导体存储器件还可以包括穿透堆叠结构的垂直结构。每个垂直结构可以包括沟道层以及依次堆叠在沟道层的侧壁上的隧穿绝缘层、电荷存储层和阻挡绝缘层。每个水平电极可以包括在单元阵列区域上的单元部分和在延伸区域上的延伸部分。相对于作为基准的衬底的顶表面，延伸部分的顶表面可以位于比单元部分的顶表面高的高度处，以及相对于作为基准的衬底的顶表面，延伸部分的底表面可以位于比单元部分的底表面低的高度处。

在一些实施方式中，一种半导体存储器件可以包括：堆叠结构，每个堆叠结构包括在第一方向上延伸并依次堆叠在包括单元阵列区域和延伸区域的衬底上的水平电极、以及在水平电极之间的水平绝缘层，堆叠结构在垂直于第一方向的第二方向上彼此间隔开；在堆叠结构之间的分隔图案；穿透堆叠结构的垂直结构，垂直结构包括在单元阵列区域上的第一垂直结构和在延伸区域上的第二垂直结构；连接到垂直结构的上部的接触；以及在接触上的位线。每个垂直结构可以包括：填充层；在填充层的侧壁上的沟道层；依次堆叠在沟道层的侧壁上的隧穿绝缘层、电荷存储层和阻挡绝缘层；以及在沟道层的顶表面上的垫图案。第一垂直结构的电荷存储层可以包括电荷存储图案，电荷存储图案在垂直于衬底的顶表面的方向上彼此间隔开且水平绝缘层插置在其间。第二垂直结构的电荷存储层可以沿着水平电极的侧壁和水平绝缘层的侧壁延伸。