[发明专利]证券期货领域Fpga与计算机之间的DMA传输系统和方法

权利要求书

1.一种证券领域 Fpga与计算机之间的DMA传输系统，其特征在于：包括：PIO引擎，DMA引擎，DMA组包模块，DMA解包模块，仲裁模块、寄存器模块以及PCIE IP核，PCIE IP核用于Fpga和PCIE总线进行交互；PIO引擎包括PIO读写和DMA下行传数，PCIE开辟两个空间，其中给一个用于PIO读写控制寄存器和状态寄存器；另一个用于DMA下行数据传输；DMA引擎进行DMA上行数据传输、以及PIO读数据的返回，根据传输长度、传输地址组成符合PCIE协议的报文格式；仲裁模块：DMA组包后的数据，通过仲裁模块进行选择，哪一个通到的数据进行上传； 寄存器模块：一系列控制寄存器和状态寄存器，用于对DMA组包、解包的控制，包括系统复位控制，DMA使能，通道使能、DMA初始化控制，各个通道的内存起始地址；内存空间大小，内存的读写指针以及统计信息，状态信息；DMA组包模块： 把一个需要上送的报文，组成特定长度、特定结构的报文上送，该结构包含有效字节数，补充的无效字节，随包信息；随包信息中包含包头标志，包尾标志，有效字节数，报文序列号；根据报文序列号，计算上行DMA的传输地址；DMA解包模块：按照随包信息和有效字节的格式进行解包，解析报文中的随包信息，获取通道号，有效长度，地址，包头标志，有效字节数信息，然后解析有效字节。

2.如权利要求1所述的证券领域 Fpga与计算机之间的DMA传输系统，其特征在于：在DMA组包模块中，如果有效字节数低于特定长度，则进行补零操作补充到特定长度，如果有效字节数大于特定长度，则进行分割操作，分割成多个特定报文长度的报文，特定长度设定成128 字节的倍数，地址从4K边界开始。

3.如权利要求1或2所述的证券领域 Fpga与计算机之间的低延迟传输系统的传输方法，包括上行传输和下行传输，其特征在于：在所述上行传输中，DMA组包的时候，把上行数据进行切割或者填充，使之成为固定的载荷，同时添加随包信息，所述随包信息中包括序列号，有效字节数，包头、包尾信息，用于软件交互；软件根据随包信息，提取出有效字节、包头、包尾。

4.如权利要求3所述的方法，其特征在于：DMA上行传输有两种模式，一种是忽略计算机的反压，有报文直接往上送；一种是响应计算机的反压，计算机维护一个读指针，Fpga维护一个写指针，所述读指针和搜书写指针都存在Fpga的内部寄存器中，计算机通过写操作，告诉Fpga计算机的读指针，与Fpga 本身维护的写指针进行比较，判断是否含有有效的存储空间。

5.如权利要求3所述的方法，其特征在于：所述下行传输中，计算机将随包信息主动写到Fpga中，随包信息中包括效字节数，包头指示，包尾指示，报文序列号，时间戳，通道号，地址信息，Fpga根据信息得知此报文的作用。

6.如权利要求5所述的方法，其特征在于：所述下行传输中，采用PIO写的方式。

7.如权利要求3-6任一权利要求所述的方法，其特征在于：计算机从内存地址addr开始，开辟N个地址连续的128字节的缓存空间，第一个缓存空间的地址为addr，第二个缓存空间地址为addr + 128；第N个缓存空间的地址为addr + 128*N；Fpga 进行DMA上行传输的时候，挨个存在缓存空间中，轮询使用；随包信息中含有第几轮的信息字段，该字段从0开始，每轮询一次数值加1；而软件自己计算一个第几轮的寄存器；默认值为 -1，每轮询一次也增加1；计算机开辟N个缓存空间后，会对每个缓存空间的该字段进行初始化，其值为-1，最开始软件的寄存器和内存中该字段的值都是-1；当Fpga上送第一个报文，第0轮的addr +128*0 所对应的地段就变成了0，软件比较后，发现寄存器的值 -1不等于 0，说明数据有更新，然后提取随包信息中有效字节长度信息，把相应的数据取走。