[发明专利]一种时钟自校准的电路及方法

权利要求书

1.一种时钟自校准的电路，其特征在于，包含系统总线接口单元(100)、信号校准单元(200)、时钟产生单元(300)、IO选通单元(400)，其中，系统总线接口单元(100)用于I2C模块同主控模块进行总线信息交换，开启通讯时钟校准功能、校准时钟源的频率选择以及采集通讯时钟校准完毕信号的交互；信号校准单元(200)用于根据外部输入的基准时钟对I2C模块生成的SCL时钟信号进行计数和评估，从而得出通讯时钟是否需要调整、调整的方向以及校准完成信号生成，时钟产生单元(300)用于产生I2C主通讯时钟SCL信号，在启动通讯时钟校准功能后，只产生频率为100kHz的SCL时钟用于校准，同时用于产生SCL时钟的内部计数阈值可调整，从而实现对SCL进行校准的目的；IO选通单元(400)用于控制I2C模块IO状态，当启动通讯时钟校准功能后，配置SDA管脚为输入状态，可以接收外部校准时钟源信号从而达到复用现有资源目的，同时控制内部产生的SCL信号进行内部环回至信号校准单元(200)。

2.如权利要求1所述的电路，其特征在于：所述信号校准单元(200)包含所述计数电路(500)和所述评估电路(600)，所述信号校准单元(200)可以通过其内部设计的计数电路(500)以输入的校准时钟作为基准时钟源对输入的SCL时钟进行计数，同时通过评估电路(600)对计数值进行评估，得出SCL时钟是否需要调整以及调整方向。

3.如权利要求1所述的电路，其特征在于：所述时钟产生单元(300)包含所述时钟计数调整电路(700)和时钟产生电路(800)，所述时钟产生单元(300)可以根据信号校准单元(200)产生时钟调整方向信号通过其内部的时钟计数调整电路(700)对时钟计数值进行调整，从而调整其内部时钟产生电路(800)生成的SCL信号频率。

4.如权利要求1所述的电路，其特征在于：所述IO选通单元(400)包含所述IO控制电路(900)，所述IO选通单元(400)可以在开启通讯时钟校准功能后，通过其内部的IO控制电路(900)将SDA管脚设置为输入状态用于接收外部校准时钟源信号，同时将SCL信号进行内部环回至信号校准单元(200)。

5.如权利要求1所述的电路，其特征在于：所述信号校准单元(200)根据配置的基准时钟源频率信号可知对SCL计数的预期值，因此在实际计数时当计数值与预期值不符时，则认为当前SCL时钟不准，再通过判断实际计数值与预期值的大小关系得到对SCL时钟调整的方向。

6.如权利要求1所述的电路，其特征在于：所述信号校准单元(200)的基准时钟源可配置为8MHz、16MHz、32MHz、64MHz，理论上基准时钟频率越高，校准精度约好，因此提供4档可供选择的配置。

7.如权利要求1所述的电路，其特征在于：所述时钟产生单元(300)在启动通讯时钟校准功能后，只产生用于校准的100kHz SCL时钟。

8.如权利要求1所述的电路，其特征在于：所述时钟产生单元(300)在启动通讯时钟校准功能后，其内部用于产生SCL时钟的时钟计数器可调整，而在通讯时钟校准功能关闭后该计数器不可调整。

9.一种时钟自校准的方法，基于权利要求1所述的电路，包括如下步骤：

1)系统总线接口单元(100)接收到主控模块启动通讯时钟校准功能的相关配置；

2)时钟产生单元(300)开始产生用于时钟校准的100kHz SCL时钟信号；

3)IO选通单元(400)将SDA接口配置为输入状态，同时将SCL信号内部环回；

4)外部校准时钟源通过SDA接口提供对应的基准时钟；

5)信号校准单元(200)采用基准时钟对SCL时钟进行计数，同时将计数值与预期值进行比较，比较结果反馈至时钟产生单元(300)；

6)时钟产生单元(300)根据信号校准单元(200)反馈的调整信号对SCL计数值进行调整，从而动态调整SCL时钟频率；

7)信号校准单元(200)采用基准时钟对SCL时钟进行计数，同时将计数值与预期值进行比较，当计数值与预期值一致时，认为SCL自校准完成，向系统总线接口单元(100)产生校准完成信号

8)系统总线接口单元(100)向主控模块上报校准完成状态，主控模块关闭通讯时钟校准功能。