[发明专利]集成电路芯片的自动开发方法及装置、电子设备

说明书

本申请提供一种集成电路芯片的自动开发方法及装置、电子设备，该方法包括：获取芯片管脚定义文件、模块连接定义文件以及模块寄存器定义文件；根据所述芯片管脚定义文件、模块连接定义文件以及模块寄存器定义文件，生成RTL代码；根据所述模块寄存器定义文件，通过智能仿真引擎生成芯片各个模块寄存器验证用例；依次通过智能综合引擎、智能可测试引擎以及智能形式验证引擎，生成综合运行环境、生成可测试电路运行环境、生成形式验证运行环境。本申请实施例提供的技术方案可以大幅度的降低人为的干预以及人为造成的问题。

技术领域

本申请涉及芯片技术领域，特别涉及一种集成电路芯片的自动开发方法及装置、电子设备。

背景技术

芯片的规模越大，芯片设计的复杂度越来越高，芯片设计开发的周期相对的就越长，依照传统的方法学来设计、实现一款大型SoC(集成电路)芯片花费的时间和人力成本则会大幅度的增加，同时也会影响芯片推出市场的时间。

发明内容

本申请实施例提供了集成电路芯片的自动开发方法，用以降低人力和时间成本，加速芯片开发进度。

本申请实施例提供了一种集成电路芯片的自动开发方法，包括：

获取芯片管脚定义文件、模块连接定义文件以及模块寄存器定义文件；

根据所述芯片管脚定义文件、模块连接定义文件以及模块寄存器定义文件，生成RTL代码；

根据所述模块寄存器定义文件，通过智能仿真引擎生成芯片各个模块寄存器验证用例；

依次通过智能综合引擎、智能可测试引擎以及智能形式验证引擎，生成综合运行环境、生成可测试电路运行环境、生成形式验证运行环境。

在一实施例中，所述根据所述芯片管脚定义文件、模块连接定义文件以及模块寄存器定义文件，生成RTL代码，包括：

根据所述芯片管脚定义文件、模块连接定义文件以及模块寄存器定义文件，产生寄存器头文件、模块RTL代码、core层RTL代码、chip层RTL 代码。

在一实施例中，所述根据所述芯片管脚定义文件、模块连接定义文件以及模块寄存器定义文件，产生寄存器头文件、模块RTL代码、core层RTL 代码、chip层RTL代码，包括：

读入所有模块的所述模块寄存器定义文件，生成所述寄存器头文件；

将所述模块连接定义文件转换成RTL代码，判断模块连接定义文件的语法是否有错，若无错，产生所述模块RTL代码；

判断模块之间的连接是否有不匹配，若无不匹配，判断是否将所有模块的模块连接定义文件转换成RTL代码，若是，产生所述core层RTL代码；

判断连线是否有不匹配，若无不匹配，读入所述芯片管脚定义文件，生成所述chip层RTL代码。

在一实施例中，所述依次通过智能综合引擎、智能可测试引擎以及智能形式验证引擎，生成综合运行环境、生成可测试电路运行环境、生成形式验证运行环境，包括：

通过所述智能综合引擎依次产生模块综合环境、core层综合环境以及 chip层综合环境；

通过所述智能可测试引擎依次产生模块可测试电路环境、core层可测试电路环境以及chip层可测试电路环境；

通过所述智能形式验证引擎依次产生模块形式验证环境、core层形式验证环境以及chip层形式验证环境。

在一实施例中，所述通过所述智能综合引擎依次产生模块综合环境、 core层综合环境以及chip层综合环境，包括：

读入模块的综合文件列表；