[发明专利]集成电路芯片的自动开发方法及装置、电子设备

权利要求书

1.一种集成电路芯片的自动开发方法，其特征在于，包括：

获取芯片管脚定义文件、模块连接定义文件以及模块寄存器定义文件；

根据所述芯片管脚定义文件、模块连接定义文件以及模块寄存器定义文件，生成RTL代码；

根据所述模块寄存器定义文件，通过智能仿真引擎生成芯片各个模块寄存器验证用例；

依次通过智能综合引擎、智能可测试引擎以及智能形式验证引擎，生成综合运行环境、生成可测试电路运行环境、生成形式验证运行环境。

2.根据权利要求1所述的方法，其特征在于，所述根据所述芯片管脚定义文件、模块连接定义文件以及模块寄存器定义文件，生成RTL代码，包括：

根据所述芯片管脚定义文件、模块连接定义文件以及模块寄存器定义文件，产生寄存器头文件、模块RTL代码、core层RTL代码、chip层RTL代码。

3.根据权利要求2所述的方法，其特征在于，所述根据所述芯片管脚定义文件、模块连接定义文件以及模块寄存器定义文件，产生寄存器头文件、模块RTL代码、core层RTL代码、chip层RTL代码，包括：

读入所有模块的所述模块寄存器定义文件，生成所述寄存器头文件；

将所述模块连接定义文件转换成RTL代码，判断模块连接定义文件的语法是否有错，若无错，产生所述模块RTL代码；

判断模块之间的连接是否有不匹配，若无不匹配，判断是否将所有模块的模块连接定义文件转换成RTL代码，若是，产生所述core层RTL代码；

判断连线是否有不匹配，若无不匹配，读入所述芯片管脚定义文件，生成所述chip层RTL代码。

4.根据权利要求1所述的方法，其特征在于，所述依次通过智能综合引擎、智能可测试引擎以及智能形式验证引擎，生成综合运行环境、生成可测试电路运行环境、生成形式验证运行环境，包括：

通过所述智能综合引擎依次产生模块综合环境、core层综合环境以及chip层综合环境；

通过所述智能可测试引擎依次产生模块可测试电路环境、core层可测试电路环境以及chip层可测试电路环境；

通过所述智能形式验证引擎依次产生模块形式验证环境、core层形式验证环境以及chip层形式验证环境。

5.根据权利要求1所述的方法，其特征在于，所述通过所述智能综合引擎依次产生模块综合环境、core层综合环境以及chip层综合环境，包括：

读入模块的综合文件列表；

判断是否模块顶层单独综合或跟子系统顶层一起综合，若否，综合工具读入RTL代码或综合库文件，产生底层网表和综合库文件；若是，综合工具读入RTL代码或综合库文件，判断是否需等待底层网表；

若需要等待底层网表，判断所述底层网表是否完成，若没有完成，等待所述底层网表完成，若完成，综合产生网表和综合库文件；若不需要等待所述底层网表，综合产生网表和综合库文件；

判断所有模块是否综合完成，若是，综合产生core层网表和综合库文件，综合产生chip层网表和综合库文件；

移除扫描链使能端口以及重新命名扫描链使能端口，输出尚未生成扫描链的网表和综合库文件。

6.根据权利要求1所述的方法，其特征在于，所述通过所述智能可测试引擎依次产生模块可测试电路环境、core层可测试电路环境以及chip层可测试电路环境，包括：

产生可测试电路运行环境；

判断模块或子系统顶层网表是否存在，若存在，插入模块或子系统顶层扫描网表，产生模块或子系统可测试电路规则报告；

判断core层网表是否存在，若存在，插入core层扫描网表，产生core层可测试电路规则报告；

判断chip层网表是否存在，若存在，连接所述芯片管脚定义文件定义的单元库，产生post-scan网表，产生chip层可测试电路规则报告。