[发明专利]扇出型封装结构及封装方法

说明书

本发明提供一种扇出型封装结构及封装方法，扇出型封装结构包括重新布线层、钝化层、半导体芯片、封装层、凹槽、第一金属凸块、第二金属凸块、转接板、堆叠芯片封装体、被动元件及填充层。本发明将多种具有不同功能的芯片整合在一个封装结构中，从而可提高扇出型封装结构的整合性；通过重新布线层、转接板及金属凸块，实现了三维垂直堆叠封装，可有效提高封装结构的集成度，且可有效缩短传导路径，以降低功耗、提高传输速度，增大数据处理量。

技术领域

本发明涉及半导体封装技术领域，特别是涉及一种扇出型封装结构及封装方法。

背景技术

更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。随着5G通讯和人工智能时代的到来，应用于此类相关领域的芯片所要传输和高速交互处理的数据量较大，且移动互联网以及物联网方面的需求越来越强劲，电子终端产品的小型化和多功能化成为产业发展的大趋势。如何将不同种类的高密度芯片集成封装在一起，以构成一个功能强大且体积功耗较小的系统，已成为半导体芯片先进封装领域的一大挑战。

其中，扇出型晶圆级封装(FOWLP)由于其输入/输出端口(I/O)较多、集成灵活性较好，已成为目前较为先进的扇出型封装方法之一。但现有的扇出型封装技术中，由于布线精度有限从而使得封装体的面积较大厚度较高，而且存在工序繁多、可靠性不高等诸多问题。

因此，提供一种新的扇出型封装结构及封装方法，实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种扇出型封装结构及封装方法，用于解决现有技术中封装体积难以缩小、封装集成度较低等问题。

为实现上述目的及其他相关目的，本发明提供一种扇出型封装方法，包括以下步骤：

提供支撑衬底，于所述支撑衬底上形成分离层；

于所述分离层上形成钝化层，所述钝化层包括与所述分离层相接触的第一面及相对的第二面；

提供半导体芯片，所述半导体芯片位于所述钝化层的第二面上，且所述半导体芯片的背面与所述钝化层相键合，所述半导体芯片的正面远离所述钝化层的第二面；

采用封装层封装所述钝化层及半导体芯片，且所述封装层显露所述半导体芯片的焊盘；

于所述封装层上形成重新布线层，所述重新布线层包括与所述封装层相接触的第一面及相对的第二面，且所述重新布线层与所述半导体芯片的焊盘电连接；

于所述重新布线层的第二面上形成第一金属凸块，且所述第一金属凸块与所述重新布线层电连接；

提供承载体，并剥离所述支撑衬底，以显露出所述钝化层的第一面；

对所述钝化层及封装层进行激光刻蚀，以形成凹槽，且所述凹槽显露所述重新布线层中的金属布线层；

于所述凹槽中形成第二金属凸块，且所述第二金属凸块与所述重新布线层电连接；

提供转接板，所述转接板位于所述钝化层的第一面上，且所述转接板与所述第二金属凸块电连接；

提供堆叠芯片封装体及被动元件，所述堆叠芯片封装体及被动元件位于所述转接板上，且所述堆叠芯片封装体及被动元件均与所述转接板电连接；

采用填充层，填充所述堆叠芯片封装体与所述转接板之间的间隙；

进行切割，以形成扇出型封装结构。

可选地，在形成所述填充层之后及进行切割前，还包括采用塑封层封装所述转接板、堆叠芯片封装体及被动元件的步骤。

可选地，所述第二金属凸块的高度大于所述半导体芯片的高度。

可选地，所述堆叠芯片封装体包括ePoP存储器。