[发明专利]一种针对规格化浮点数的误差无偏近似乘法器及其实现方法

说明书

本发明公开了一种针对规格化浮点数的误差无偏近似乘法器及其实现方法，误差无偏近似乘法器包括符号与指数位模块、尾数近似模块和规格化模块；符号与指数位模块处理浮点数的符号运算和指数位运算；尾数近似模块通过多级误差修正模块的结果求和得到不同精度要求下的尾数近似结果；规格化模块根据尾数的运算结果对指数位进行调整，同时处理指数位溢出的情况，得到最终的乘积结果。本发明针对IEEE 754标准下规格化浮点数的乘法运算，在可控制精度等级的情况下，误差分布无偏，同时有明显的面积、速度、能效提升；适用于图像处理、机器学习等应用。

技术领域

本发明涉及低功耗设计、近似计算、图像处理、机器学习等工程技术领域，特别涉及一种针对规格化浮点数的误差无偏近似乘法器及其实现方法。

背景技术

随着物联网的设备的快速发展，智能移动和可穿戴设备的功耗成为了限制视频图像处理等计算密集型应用效果的因素之一。乘法是视频图像处理、卷积神经网络等应用中的关键操作，同时也是降低功耗的关键。特定应用如多媒体处理、神经网络具有对于误差的容忍特性，这意味着计算过程中的近似对于结果的影响很小，利用这些特性，可以在降低乘法器精度的情况下大幅降低功耗、面积同时提高速度。

近年来，近似乘法器的研究多针对于近似电路模块的设计，如近似的乘法或加法模块，通过重新设计加法模块的逻辑电路以简化电路的复杂度，如以近似的4-2 、15-4Compressors模块替代原有的加法电路，另外，Parag Kulkarni等人提出2×2近似乘法器，使用3 bit来表示乘法结果（误差概率1/16)，利用该近似乘法器生成修正误差，并通过添加移位来建立更大位宽的乘法器。这些近似乘法器由于其固定的逻辑设计无法做到精度的调节，并且一般平均误差较大。

其他的近似方法如DRUM乘法器，其通过截取为k长度的尾数，以该部分尾数的乘法结果近似尾数的乘积，通过调节k的值可调节结果精度，在截取尾数后补1使得结果误差无偏。CFPU，RMAC是针对于浮点数的近似乘法器，两者采用近似和精确乘法器混合的方法，当近似计算无法达到误差要求时采用精确乘法计算，两者误差要求的阈值可以调整但是无法调整近似部分的精度。以上三种近似乘法器仍需要精确乘法器的参与。ApproxLP通过以输入的线性迭代操作替换非线性的乘法操作，在不依赖精确乘法器的同时做到了实时精度调节的能力。相对于之前的乘法器在精度、面积等方面均有所提升，但是其缺少严格的理论支持和一般性的设计方法，这使得其线性迭代方法的精度无法达到最优化。

综上，提供一种用于低误差、低面积、低功耗的近似乘法器的一般性设计方法对于智能移动和可穿戴设备的发展十分关键。

发明内容

本发明的目的在于针对目前近似乘法器能效的现有技术的不足，提供了一种针对规格化浮点数的误差无偏近似乘法器及其实现方法，理论分析表明，以均方绝对误差为标准，该近似乘法器的线性误差迭代方法具有理论最优性，具有相对误差小、误差分布无偏、面积开销小、计算速度快，功耗小的优点。

本发明的目的是通过以下技术方案来实现的：一种针对规格化浮点数的误差无偏近似乘法器，所述误差无偏近似乘法器包括符号与指数位模块、尾数近似模块和规格化模块；

所述符号与指数位模块将输入的规格化浮点数的符号位做异或处理，对指数位做加法操作并减去偏移量，其中为n指数位的位数；