[发明专利]完整性保护电路及其数据处理方法和原始数据校验装置

权利要求书

1.一种完整性保护电路，其特征在于，包括密钥输入电路、逻辑电路和数据输入电路；

所述密钥输入电路用于向所述逻辑电路输入多个N位的密钥序列，每相邻两个所述密钥序列构成一个密钥组，所述密钥输入电路包括多个子输入电路；

所述数据输入电路包括与每个所述密钥组对应的log₂N级子数据输入电路，用于向所述逻辑电路输入原始数据；其中，log₂N≥2；

所述逻辑电路包括与每个所述密钥组对应的log₂N级子逻辑电路；对于所述log₂N级子逻辑电路中的第i级子逻辑电路，i为1～log₂N之间的整数；其中：

当i＝1时，所述第i级子逻辑电路包括2N-2个第i异或电路，每个所述第i异或电路的输入端与相邻两个子输入电路和所述第i级子数据输入电路连接，所述子输入电路向所述第i异或电路输入1位密钥，根据第i级子数据输入电路输入的原始数据，输出相邻两个所述子输入电路输入的2位密钥的异或结果，该异或结果作为第一异或结果；

当i≥2时，第i级子逻辑电路包括2N-2ⁱ个第i异或电路，第n个所述第i异或电路的输入端与第i-1级子逻辑电路中的第n个和第n+2^i-1个第i-1异或电路连接，根据第i级子数据输入电路输入的原始数据，输出第n个第i-1异或电路的异或结果与第n+2^i-1个第i-1异或电路的异或结果的异或结果，该异或结果作为第i异或结果；n为1～2N-2ⁱ之间的整数。

2.根据权利要求1所述的完整性保护电路，其特征在于，所述完整性保护电路为基于128-EIA3的完整性保护电路，i＝5，所述逻辑电路包括第一级子逻辑电路、第二级子逻辑电路、第三级子逻辑电路、第四级子逻辑电路、第五级子逻辑电路；

所述第一级子逻辑电路包括62个第一异或电路，每个所述第一异或电路的输入端与相邻两个所述子输入电路和所述第一级子数据输入电路连接；

所述第二级子逻辑电路包括60个第二异或电路，第n个所述第二异或电路的输入端与第n个、第n+2个所述第一异或电路、以及第二级子数据输入电路连接；

所述第三级子逻辑电路包括56个第三异或电路，第n个所述第三异或电路的输入端与第n个、第n+4个所述第二异或电路、以及第三级子数据输入电路连接；

所述第四级子逻辑电路包括48个第四异或电路，第n个所述第四异或电路的输入端与第n个和第n+8个所述第三异或电路、以及第四级子数据输入电路连接；

所述第五级子逻辑电路包括32个第五异或电路，第n个所述第五异或电路的输入端与第n个和第n+16个所述第四异或电路、以及第五级子数据输入电路连接。

3.根据权利要求2所述的完整性保护电路，其特征在于，第a个所述第一异或电路均包括一个异或门，a为1、2、61、62；

所述第一级子逻辑电路中的其他所述第一异或电路均包括四个异或门。

4.根据权利要求2所述的完整性保护电路，其特征在于，第b个所述第二异或电路均包括一个异或门，b为[1，4]和[57，60]中的整数；

所述第二逻辑电路中的其他所述第二异或电路均包括多个异或门。

5.根据权利要求2所述的完整性保护电路，其特征在于，第c个所述第三异或电路均包括一个异或门，c为[1，8]和[49，56]中的整数；

所述第三级子逻辑电路中的其他所述第三异或电路均包括多个异或门。

6.根据权利要求2所述的完整性保护电路，其特征在于，第d个所述第四异或电路均包括一个异或门，d为[1，16]和[33，48]中的整数；

所述第四级子逻辑电路中的其他所述第四异或电路均包括多个异或门。

7.根据权利要求2所述的完整性保护电路，其特征在于，所述第五级子逻辑电路中的第五异或电路均包括1个异或门。