[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中方法包括：提供衬底；在所述衬底上形成掺杂层，所述掺杂层包括多个相邻的第一区和第二区；在所述第一区上形成沟道柱；在所述第二区表面形成接触层。所述接触层覆盖所述第二区表面，使第二区表面的电阻降低，使所述掺杂层通过位于所述接触层上的第一导电插塞与外界电路连接时，有效降低所述掺杂层与第一导电插塞之间的接触电阻；另一方面，有效降低位于所述第二区表面的第一导电插塞与位于所述沟道柱表面的第二导电插塞之间的寄生电容。

技术领域

本发明涉及半导体制造领域，尤其是涉及一种半导体结构及其形成方法。

背景技术

在现有的半导体领域中，鳍式场效应晶体管(FinFET)是一种新兴的多栅器件，与平面式的金属-氧化物半导体场效应晶体管(MOSFET)相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流，现已广泛应用于半导体各种器件中。但随着半导体工艺的进一步发展，晶体管尺度缩小到几纳米以下，FinFET本身的尺寸已经缩小至极限后，无论是鳍片距离、短沟道效应、还是漏电和材料极限也使得晶体管制造变得岌岌可危，甚至物理结构都无法完成。

环绕式栅极(gate-all-around，GAA)技术成为行业内研究和发展的一个新方向。这项技术的特点是实现了栅极对沟道的四面包裹，源极和漏极不再和基底接触，而是利用线状(棍状)或者平板状、片状等多个源极和漏极横向垂直于栅极分布后，实现MOSFET的基本结构和功能。这样设计在很大程度上解决了栅极间距尺寸减小后带来的各种问题，包括电容效应等，再加上沟道被栅极四面包裹，因此沟道电流也比FinFET的三面包裹更为顺畅。在应用了GAA技术后，业内估计基本上可以解决3nm乃至以下尺寸的半导体制造问题。

然而GAA技术作为行业内发展的一个重要方向，目前仍然有待改善。

发明内容

本发明提供一种半导体结构及其形成方法，以改善半导体结构性能。

为解决上述技术问题，本发明的技术方案提供一种半导体结构，包括：衬底；位于所述衬底上的掺杂层，所述掺杂层包括相邻的第一区和第二区；位于所述第一区上的沟道柱；位于所述第二区表面的接触层。

可选的，还包括：位于所述接触层部分表面的第一导电插塞。

可选的，还包括：位于所述沟道柱侧壁和所述第一区表面的栅介质层。

可选的，所述栅介质层的材料包括高K介质材料。

可选的，还包括：位于所述掺杂层和接触层表面的隔离层，所述隔离层位于沟道柱侧壁的部分栅介质层表面，且所述隔离层表面低于所述沟道柱的顶部表面。

可选的，还包括：位于所述栅介质层和所述沟道柱侧壁、所述第一区表面之间的栅氧层。

可选的，所述栅氧层的材料包括氧化硅。

可选的，还包括：位于所述隔离层和所述栅介质层之间的覆盖层。

可选的，所述覆盖层的材料包括氧化物。

可选的，还包括：位于所述沟道柱侧壁的栅介质层表面的栅极层，所述栅极层包围所述沟道柱，且所述栅极层还位于所述第一区上的所述隔离层表面。

可选的，包括：所述栅极层与所述栅介质层之间还具有功函数层。

可选的，所述栅极层的材料包括金属。

可选的，还包括：位于所述隔离层表面的层间介质层，所述层间介质层还位于所述栅极层表面。

可选的，所述第一导电插塞还位于所述层间介质层和所述隔离层内。

可选的，所述掺杂层和所述沟道柱内掺杂有N型离子或P型离子。

可选的，所述接触层的材料包括金属硅化物。