[发明专利]执行隐式预充电操作的半导体装置

说明书

本申请案涉及一种执行隐式预充电操作的半导体装置。本文中揭示一种设备，其包含：第一半导体芯片，其具有延时计数器，所述延时计数器被供以第一命令且经配置以在所述第一命令被激活之后经过预定周期时产生第二命令；及第二半导体芯片，其具有有效控制电路，所述有效控制电路经配置以当状态信号处于无效状态时响应于所述第一命令而激活所述状态信号，当所述状态信号处于有效状态时响应于所述第一命令而解除激活所述状态信号，及当所述状态信号处于所述有效状态时响应于基于被激活的所述第一命令产生的所述第二命令而激活所述状态信号。

技术领域

本申请案涉及半导体装置的技术领域。

背景技术

在DRAM(动态随机存取存储器)中，有时执行称为“隐式预充电”的操作。隐式预充电为以下操作：再次将有效命令发出到处于有效状态的存储器库以将处于有效状态的存储器库改变为无效状态(预充电状态)，且接着在经过预定周期之后产生内部命令，由此将存储器库再次改变为有效状态。因此，需要用于在从发出有效命令起经过预定时间之后产生内部命令的延时计数器来实现隐式预充电操作。当隐式预充电将在包含接口芯片及存储器核心芯片的存储器装置(例如HBM(高带宽存储器))中实现时，存在需要将用于操作延时计数器的时钟信号从接口芯片供应到存储器核心芯片的问题，且如果将延时计数器放置在存储器核心芯片上，那么电流消耗增加。

发明内容

本发明的一个方面涉及一种设备，其包括：第一半导体芯片，其具有延时计数器，所述延时计数器被供以第一命令且经配置以在所述第一命令被激活之后经过预定周期时产生第二命令；及第二半导体芯片，其具有有效控制电路，所述有效控制电路经配置以当状态信号处于无效状态时响应于所述第一命令而激活所述状态信号，当所述状态信号处于有效状态时响应于所述第一命令而解除激活所述状态信号，及当所述状态信号处于所述有效状态时响应于基于被激活的所述第一命令产生的所述第二命令而激活所述状态信号。

本发明的另一方面涉及一种设备，其包括：存储器单元阵列；及有效控制电路，其经配置以激活及解除激活所述存储器单元阵列，其中所述有效控制电路经配置以当所述存储器单元阵列被解除激活时响应于第一命令而激活所述存储器单元阵列，当所述存储器单元阵列被激活时响应于所述第一命令而解除激活所述存储器单元阵列，当所述存储器单元阵列被激活时，响应于第二命令而保持所述存储器单元阵列的当前状态，及当所述存储器单元阵列被解除激活时响应于所述第二命令而激活所述存储器单元阵列。

本发明的仍另一方面涉及一种设备，其包括：延时计数器，其被供以第一命令且经配置以在所述第一命令被激活之后经过预定周期时产生第二命令；第一门电路，其经配置以当状态信号处于第一状态时响应于所述第一命令而产生第一设定信号；第二门电路，其经配置以当所述状态信号处于第二状态时响应于所述第一命令而产生复位信号；SR锁存器电路，其经配置以由所述第一设定信号设定以使所述状态信号进入所述第二状态，且由所述复位信号复位以使所述状态信号进入所述第一状态；及FIFO电路，其经配置以响应于所述第一命令而存储所述复位信号且响应于所述第二命令而输出存储于其中的所述复位信号作为第二设定信号，其中所述SR锁存器电路经配置以由所述第二设定信号设定以使所述状态信号进入所述第二状态。

附图说明

图1是展示根据本发明的半导体装置的配置的示意图。

图2是展示根据本发明的半导体装置的相关部件的配置的框图。

图3是图2中展示的有效控制电路的电路图。

图4是图3中展示的FIFO电路的电路图。

图5及图6A到6D是用于解释有效控制电路的操作的波形图。

具体实施方式