[发明专利]执行隐式预充电操作的半导体装置

权利要求书

1.一种设备，其包括：

第一半导体芯片，其具有延时计数器，所述延时计数器被供以第一命令且经配置以在所述第一命令被激活之后经过预定周期时产生第二命令；及

第二半导体芯片，其具有有效控制电路，所述有效控制电路经配置以当状态信号处于无效状态时响应于所述第一命令而激活所述状态信号，当所述状态信号处于有效状态时响应于所述第一命令而解除激活所述状态信号，及当所述状态信号处于所述有效状态时响应于基于被激活的所述第一命令产生的所述第二命令而激活所述状态信号。

2.根据权利要求1所述的设备，

其中所述第二半导体芯片进一步具有存储器单元阵列，

其中当所述存储器单元阵列被激活时，所述状态信号处于所述有效状态，且

其中当所述存储器单元阵列被解除激活时，所述状态信号处于所述无效状态。

3.根据权利要求1所述的设备，其中所述第一与第二半导体芯片彼此堆叠。

4.根据权利要求3所述的设备，其中所述第一及第二命令经由穿透所述第一及第二半导体芯片中的至少一者的TSV从所述第一半导体芯片传送到所述第二半导体芯片。

5.根据权利要求1所述的设备，

其中所述延时计数器经配置以与时钟信号同步地操作，且

其中所述第二半导体芯片没有所述时钟信号。

6.根据权利要求1所述的设备，

其中所述有效控制电路包含经配置以输出所述状态信号的SR锁存器电路，且

其中所述SR锁存器电路经配置以当所述SR锁存器电路处于复位状态时响应于所述第一命令而设定，且当所述SR锁存器电路处于设定状态时响应于所述第一命令而复位。

7.根据权利要求6所述的设备，其中所述SR锁存器电路经配置以响应于从所述第一半导体芯片供应到所述第二半导体芯片的第三命令而复位。

8.根据权利要求6所述的设备，

其中所述有效控制电路进一步包含：第一门电路，其经配置以当所述SR锁存器电路处于所述复位状态时响应于所述第一命令而激活第一设定信号；及第二门电路，其经配置以当所述SR锁存器电路处于所述设定状态时响应于所述第一命令而激活复位信号，且

其中所述SR锁存器电路经配置以由所述第一设定信号设定及由所述复位信号复位。

9.根据权利要求8所述的设备，

其中所述有效控制电路进一步包含FIFO电路，其经配置以响应于所述第一命令而存储所述复位信号，且响应于所述第二命令而输出存储于其中的所述复位信号作为第二设定信号，且

其中所述SR锁存器电路经配置以由所述第二设定信号设定。

10.根据权利要求9所述的设备，

其中所述延时计数器经配置以与时钟信号同步地操作；且

其中所述延时计数器及所述FIFO电路经配置以当所述时钟信号停止时复位到初始状态。

11.根据权利要求10所述的设备，其中所述时钟信号在关闭电源模式期间停止。

12.一种设备，其包括：

存储器单元阵列；及

有效控制电路，其经配置以激活及解除激活所述存储器单元阵列，

其中所述有效控制电路经配置以当所述存储器单元阵列被解除激活时响应于第一命令而激活所述存储器单元阵列，当所述存储器单元阵列被激活时响应于所述第一命令而解除激活所述存储器单元阵列，当所述存储器单元阵列被激活时，响应于第二命令而保持所述存储器单元阵列的当前状态，及当所述存储器单元阵列被解除激活时响应于所述第二命令而激活所述存储器单元阵列。

13.根据权利要求12所述的设备，其中所述第二命令在所述第一命令被激活之后激活。