[发明专利]半导体装置的控制方法

说明书

本发明提供半导体装置的控制方法，能够降低接通时损耗。半导体装置具备第1电极与第2电极间的半导体部及设置于半导体部与第1电极间的第1～第3控制电极。半导体部包括第1导电类型的第1层、第2导电类型的第2层、第1导电类型的第3层及第2导电类型的第4层。第2层设置于第1层与第1电极间，第3层设置于第2层与第1电极间，第4层设置于第1层与第2电极间。对第1～第3控制电极在第1～第3时间点分别施加比阈值电压高的第1～第3电压。在第1～第3时间点后的第4时间点将第3电压降低到比阈值电压低的电平，在第4时间点后的第5时间点将第2电压降低到比阈值电压低的电平，在第5时间点后的第6时间点将第1电压降低到比阈值电压低的电平。

本申请以日本专利申请2020-036123(申请日2020年3月3日)及日本专利申请2020-146992(申请日2020年9月1日)为基础，从这些申请享受优先的利益。本申请通过参照该申请而包含该申请的全部内容。

技术领域

实施方式涉及半导体装置的控制方法。

背景技术

在电力控制用半导体装置中，要求降低导通电阻以及开关损耗。

发明内容

实施方式提供能够降低接通时的损耗的半导体装置的控制方法。

实施方式所涉及的半导体装置具备：第1电极；第2电极，与所述第1电极对置；半导体部，设置于所述第1电极与所述第2电极之间；以及第1～第3控制电极，设置于所述半导体部与所述第1电极之间，与所述半导体部及所述第1电极电绝缘，相互电分离。所述半导体部包括第1导电类型的第1层、第2导电类型的第2层、所述第1导电类型的第3层、以及所述第2导电类型的第4层。所述第1～第3控制电极从所述半导体部的表面侧在所述第1层中延伸。所述第2层设置于所述第1层与所述第1电极之间。所述第3层选择性地设置于所述第2层与所述第1电极之间，与所述第1电极电连接。所述第4层设置于所述第1层与所述第2电极之间，与所述第2电极电连接。在所述半导体装置的控制方法中，在第1时间点，使施加到所述第1控制电极与所述第1电极之间的第1控制电压从比所述第1控制电极的第1阈值电压低的第1截止电压上升到比所述第1阈值电压高的第1导通电压，在第2时间点，使施加到所述第2控制电极与所述第1电极之间的第2控制电极从比所述第2控制电极的第2阈值电压低的第2截止电压上升到比所述第2阈值电压高的第2导通电压，在第3时间点，使施加到所述第3控制电极与所述第1电极之间的第3控制电压从比所述第3控制电极的第3阈值电压低的第3截止电压上升到比所述第3阈值电压高的第3导通电压，在所述第1～第3时间点以后的第4时间点，将所述第3控制电压降低到比所述第3阈值电压低的电平，在所述第4时间点以后的第5时间点，将所述第2控制电压降低到比所述第2阈值电压低的电平，在所述第5时间点以后的第6时间点，将所述第1控制电压降低到比所述第1阈值电压低的电平。

根据上述结构的半导体装置的控制方法，能够提供能够降低接通时的损耗的半导体装置的控制方法。

附图说明

图1是示出第1实施方式所涉及的半导体装置的示意图。

图2是示出第1实施方式所涉及的半导体装置的控制方法的时序图。

图3是示出第1实施方式所涉及的半导体装置的控制方法的示意剖面图。

图4是示出第1实施方式的变形例所涉及的半导体装置的控制方法的时序图。

图5是示出第1实施方式的变形例所涉及的半导体装置的控制方法的示意图。

图6是示出第1实施方式的其他变形例所涉及的半导体装置的控制方法的示意图。

图7是示出第1实施方式的其他变形例所涉及的半导体装置的控制方法的示意图。

图8是示出第2实施方式所涉及的半导体装置的示意剖面图。

图9是示出第2实施方式所涉及的半导体装置的控制方法的时序图。