[发明专利]横向双扩散晶体管的制造方法

说明书

本发明涉及半导体功率器件技术领域，提供了一种横向双扩散晶体管的制造方法，利用多次离子注入(斜向角度注入)在衬底上的注入区及注入区之间的交叠区形成第一掺杂类型的漂移区，该漂移区的掺杂浓度以该交叠区的中心沿沟道方向向两端呈梯度递减变化(线性变掺杂浓度)的分布，使形成器件以该漂移区的中心轴线呈左右对称的结构。既提高了器件的击穿电压，又保证了足够的杂质掺杂浓度，从而使器件有较小的导通电阻，改善了形成器件的性能，避免了现有技术中利用特制的具有特定窗口设计的掩膜版形成线性变掺杂漂移区，节约了制造成本，而且可通过工艺控制离子注入的次数和角度来控制该漂移区掺杂浓度的线性分布，以此提高了该制造方法的适用性。

技术领域

本发明涉及半导体功率器件技术领域，具体涉及一种横向双扩散晶体管的制造方法。

背景技术

集成高压横向扩散金属氧化物半导体(laterally diffused metal oxidesemiconductor，LDMOS)器件是指具有横向沟道结构和漂移区的高压MOS，这类器件的漏极，栅极和源极都位于芯片的表面，它是横向的高压BCD工艺(在同一芯片上制作双极管(bipolar)，互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)和DMOS器件的工艺)平台中最关键的集成器件。在高压芯片(High voltage interiorcommunications，HVIC)中，高压LDMOS一般用作开关器件，对于开关器件而言，如何实现满足应用要求的高阻断耐压和低的开态导通电阻是器件结构优化的终极目标。在满足高的阻断耐压前提下，越低的导通电阻就意味着可获得越高效的器件平面面积利用率，进而意味着性能的提高和成本的降低。

然而阻断耐压和导通电阻这两个参数之间又有着不可调和的矛盾。一般来说实现高耐压的LDMOS需要轻掺杂和长的漂移区结构，而轻掺杂和长漂移区会导致高的漂移区电阻，使得开态导通电阻难以降低。目前的LDMOS大多采用了降低表面电场(Reducedsurfacefield，resurf)技术的LDMOS结构并结合场板来实现高的阻断耐压和导通电阻的折中和最优化。

另外，在1992年陈星弼院士曾在固态电子期刊上发表的文章中提出了采用横向变掺杂(Variable Lateral Doping，VLD)结构以改变器件的表面电场分布，并在理论上计算得到了横向变化的漂移区的掺杂浓度会使得器件平面结的击穿电压和比导通电阻的关系得到优化。而VLD技术是通过优化漂移区掺杂剂量或浓度线性变化的分布来获得均匀的表面电场，但由于现有的工艺上实现横向变掺杂的方法是将掩膜版制成特定的窗口，通过在窗口中注入一定的掺杂剂量，从而形成表面离子的线性分布，故该技术的关键在于掩膜版的制作，由此就造成了VLD技术的应用困难。

发明内容

为了解决上述技术问题，本发明提供了一种横向双扩散晶体管的制造方法，可以改善形成器件的性能，节约制造成本。

根据本发明提供的一种横向双扩散晶体管的制造方法，包括：

利用多次离子注入在衬底上的注入区及注入区之间的交叠区形成第一掺杂类型的漂移区，该漂移区的掺杂浓度以该交叠区的中心沿沟道方向向两端呈梯度递减变化；

在前述衬底上依次形成栅氧化层和多晶硅层，通过蚀刻形成间隔设置的栅极结构，该栅极结构定义出多个源区和前述漂移区；

在每个源区依次进行离子注入形成第二掺杂类型的阱区，每个前述的栅极结构均位于该阱区和前述漂移区之间，且和与该栅极结构相邻近的该阱区和漂移区接触；

在每个前述的阱区中依次进行离子注入形成至少一个N型区和一个P型区，以及利用离子注入在前述漂移区中交叠区的中心区域形成一个N型区；

在前述源区、前述栅极结构和前述漂移区分别形成金属接触对应引出源极电极、栅极电极和漏极电极，

形成的该横向双扩散晶体管是以前述漂移区的中心轴线呈左右对称的结构。