[发明专利]一种集成静电放电保护二极管的半导体功率器件

权利要求书

1.一种集成有栅-源箝位二极管的半导体功率器件，包括：

一个衬底，其具有第一导电类型；

一个外延层，位于所述衬底之上，且具有第一导电类型，其中所述外延层的掺杂浓度低于所述衬底；

位于有源区内的多个晶体管单元，并且所述的栅-源ESD箝位二极管包括由许多交替排列的第一导电类型的掺杂区和第二导电类型的掺杂区构成的多个背靠背的齐纳二极管；

多个第一类型沟槽栅，其被所述的第一导电类型的源区环绕，其中所述的源区位于所述的第二导电类型的体区中；

多个沟槽式源-体接触区，其穿过所述的源区并延伸入所述的体区中，所述的沟槽式源-体接触区填充以接触金属插塞并连接至所述的源极金属垫片；

所述的所述的栅-源ESD箝位二极管进一步包括：

一个栅金属垫片，连接至第一类型栅金属导线，其下方为多晶硅层，所述多晶硅层作为栅-源ESD箝位二极管的阳极并围绕半导体功率器件的外围区域；

第一类型栅-源ESD箝位二极管，其连接于所述栅金属垫片和源金属垫片之间；

第二类型栅-源ESD箝位二极管，其连接于第一类型栅金属导线和源金属垫片之间；和

第一类型栅金属导线延伸至有源区中，并连接至第一类型沟槽栅以降低栅电阻。

2.如权利要求1所述的半导体功率器件，其特征在于，所述第一类型栅导线从所述第一类型栅金属导线的任何部分延伸至有源区并连至所述第一类型沟槽栅，其中所述栅金属导线围绕所述功率器件的外围区域。

3.如权利要求1所述的半导体功率器件，其特征在于，所述第一类型栅导线穿过至少一个第二类型栅金属导线，延伸至有源区内并连至所述第一类型沟槽栅，其中所述第二类型栅金属导线下方并无所述多晶硅层的存在。

4.如权利要求1所述的半导体功率器件，其特征在于，还包括：

所述源金属垫片连至至少一个源金属导线，其中所述源金属导线位于所述栅金属垫片和所述栅金属导线之间，并与所述栅金属垫片和所述栅金属导线之间由金属间隙分隔开，其特征在于，所述源金属导线下方并无所述第一类型沟槽栅的存在；

一个第三类型栅-源ESD箝位二极管，连接至所述栅金属垫片和所述源金属导线之间；

一个第四类型栅-源ESD箝位二极管，连接至所述源金属导线和所述栅金属导线之间。

5.如权利要求1所述的半导体功率器件，其特征在于，每个所述栅-源ESD箝位二极管的所述交替掺杂区具有闭合的环状结构。

6.如权利要求1所述的半导体功率器件，其特征在于，所述体区位于所述栅-源ESD箝位二极管的下方，并进一步延伸至每两个相邻的第二类型沟槽栅之间，所述第二类型沟槽栅作为刻蚀-缓冲沟槽栅，且所述刻蚀-缓冲沟槽栅穿过所述体区，位于所述栅-源ESD箝位二极管中的沟槽ESD接触区的正下方，其特征在于，所述刻蚀-缓冲沟槽栅的沟槽宽度大于所述沟槽ESD接触区，以防止栅-体短路。

7.如权利要求1所述的半导体功率器件，其特征在于，还包括：

一个终端区，其包括至少一个具有悬浮电压的体掺杂区，其中所述的体掺杂区为所述的第二导电类型，且与所述体区同时形成；

一个源掺杂区，其为所述的第一导电类型，且位于所述的半导体功率器件的边缘区域，且与所述源区同时形成；

一个沟槽式漏接触区，其填充以所述接触金属插塞并穿过所述的源掺杂区并延伸入所述的半导体硅层中；

一个欧姆接触掺杂区，其为所述的第二导电类型，且位于所述源掺杂区下方并至少包围所述的沟槽式漏接触区；

并且所述欧姆接触掺杂区的掺杂浓度高于所述体区。

8.如权利要求7所述的半导体功率器件，其特征在于，所述的沟槽式漏接触区上方没有覆盖任何金属层。

9.如权利要求1所述的半导体功率器件，其特征在于，还包括一个终端区，所述终端区中包括多个具有悬浮电压的第三类型沟槽栅。