[发明专利]一种用于提高内存内计算线性度和一致性的电路

说明书

本发明公开了一种用于提高内存内计算线性度和一致性的电路，包括具有双字线的6T SRAM存储阵列、字线控制模块、模式选择模块、时序控制模块、预充模块、电流镜模块、开关模块和缓冲器模块，6T SRAM存储阵列分别与所述预充模块、字线控制模块、缓冲器模块相连接；时序控制模块分别与所述预充模块、开关模块、电流镜模块相连接；电流镜模块与所述缓冲器模块相连接；利用电流镜模块将位线BL上的电压进行钳位，阻止位线BL上的电压降低并镜像单元的读取电流，最后转换为电压再通过所述缓冲器模块输出作为最终的计算结果。上述电路能够实现高线性度和高一致性的内存内计算，从而极大提高了内存内计算的实用性。

技术领域

本发明涉及集成电路设计技术领域，尤其涉及一种用于提高内存内计算线性度和一致性的电路。

背景技术

传统的冯诺伊曼架构把处理器计算单元和存储器分开，内存的存取速度严重滞后于处理器的计算速度，被成为“存储墙”。内存对于能效比的限制也成了传统冯诺伊曼体系计算机的一个瓶颈，为了克服传统冯诺依曼结构带来的弊端，内存内计算(In MemoryComputing，缩写为IMC)被提出，内存内计算不需要把数据传输到处理器中，直接在内存中进行运算，因此大大提高了数据的吞吐量，同时优化了能效。然而随着内存内技术的发展，如何提高内存内计算的线性度和一致性成为亟待解决的重难点问题。

内存内计算的本质是模拟量的运算，几乎所有的基于SRAM的内存内计算都是依赖于位线BL的电压和多行读取技术，但是基于位线BL模拟电压的运算存在线性度差和一致性差的问题，导致计算误差，严重限制了内存内计算的发展，而现有技术中缺乏有效的方法可以同时解决基于SRAM的内存内计算所存在的非线性和不一致性问题。

发明内容

本发明的目的是提供一种用于提高内存内计算线性度和一致性的电路，该电路能够实现高线性度和高一致性的内存内计算，从而极大提高了内存内计算的实用性。

本发明的目的是通过以下技术方案实现的：

一种用于提高内存内计算线性度和一致性的电路，所述电路包括具有双字线的6TSRAM存储阵列、字线控制模块、模式选择模块、时序控制模块、预充模块、电流镜模块、开关模块和缓冲器模块，其中：

所述6T SRAM存储阵列分别与所述预充模块、字线控制模块、缓冲器模块相连接；

所述字线控制模块分别与所述模式选择模块和时序控制模块相连接；

所述时序控制模块分别与所述预充模块、开关模块、电流镜模块相连接；

所述电流镜模块与所述缓冲器模块相连接；

在内存内计算的电流镜模式下，所述预充模块对位线BL进行充电，预充结束后，所述开关模块将所述电流镜模块连接到每个位线BL上；

所述具有双字线的6T SRAM存储阵列包括两个独立的字线WLL和WLR，字线WLL不使能，仅字线WLR使能；

所述字线控制模块产生脉冲宽度为8:4:2:1的脉宽作用于不同的字线WLR上，字线WLR控制所述6T SRAM存储阵列中相应的行打开，以进行多行读取和计算；

利用所述电流镜模块将位线BL上的电压进行钳位，阻止位线BL上的电压降低并镜像位线BL上总的读取电流，最后转换为电压再通过所述缓冲器模块输出作为最终的计算结果。

由上述本发明提供的技术方案可以看出，上述电路能够实现高线性度和高一致性的内存内计算，从而极大提高了内存内计算的实用性。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。