[发明专利]半导体存储器件

说明书

公开了一种半导体存储器件。该器件包括：在衬底上的外围电路结构；在外围电路结构上的半导体层；在半导体层上的电极结构，该电极结构包括堆叠在半导体层上的电极；垂直沟道结构，其穿透电极结构并且连接到半导体层；分离结构，其穿透电极结构，在第一方向上延伸并且将电极结构的电极水平地分成一对电极；覆盖电极结构的层间绝缘层；以及穿透层间绝缘层并且电连接到外围电路结构的贯穿接触。

技术领域

示例实施方式涉及半导体器件，更具体地，涉及具有改善的可靠性的三维半导体存储器件。

背景技术

追求/要求半导体器件的更高集成度以满足消费者对优异性能和/或低廉价格的需求。由于半导体器件的集成度是确定产品价格的重要因素，所以特别追求/要求增加的集成度。由于二维(例如，平面)半导体器件的集成度，集成度主要由单位存储单元所占据的面积确定，所以集成度受精细图案形成技术水平的极大影响。然而，增加图案精细度所需要或所使用的工艺设备的非常昂贵的成本对增加二维或平面半导体器件的集成度设置了实际限制。为了克服这样的限制，最近已经提出了包括三维布置的存储单元的三维半导体存储器件。

发明内容

发明构思的一些示例实施方式提供了具有改善的可靠性的三维半导体存储器件。

根据发明构思的一些示例实施方式，一种半导体存储器件包括：在衬底上的外围电路结构；在外围电路结构上的半导体层；在半导体层上的电极结构，该电极结构包括堆叠在半导体层上的电极；垂直沟道结构，其穿透电极结构并且连接到半导体层；穿透电极结构的分离结构，该分离结构在第一方向上延伸并且将电极结构的电极中的至少一个电极水平地分成一对电极；覆盖电极结构的层间绝缘层；以及穿透层间绝缘层并且电连接到外围电路结构的贯穿接触。当在平面图中观察时，分离结构的侧壁包括突出部分和凹陷部分，突出部分在远离分离结构的中心线的方向上突出，凹陷部分朝向中心线凹入。

根据发明构思的一些示例实施方式，一种半导体存储器件可以包括：在衬底上的外围电路结构；在外围电路结构上的半导体层；在半导体层上的电极结构，该电极结构包括堆叠在半导体层上的电极；垂直沟道结构，其穿透电极结构并且连接到半导体层；分离结构，其穿透电极结构并且将电极结构的电极中的至少一个电极水平地分成一对电极；单元接触插塞，其穿透电极结构的阶梯结构；覆盖电极结构的层间绝缘层；以及穿透层间绝缘层并且电连接到外围电路结构的贯穿接触。分离结构包括下分离结构和在下分离结构上的上分离结构，下分离结构的上部的宽度大于上分离结构的下部的宽度。

根据发明构思的一些示例实施方式，一种半导体存储器件可以包括：在衬底上的外围电路结构，外围电路结构包括在衬底上的外围晶体管、在外围晶体管上的外围互连线以及将外围晶体管电连接到外围互连线的外围接触；在外围电路结构上的半导体层；在半导体层上的电极结构，该电极结构包括堆叠在半导体层上的电极；垂直沟道结构，其穿透电极结构并且连接到半导体层；分离结构，其穿透在第一方向上延伸的电极结构并且将电极中的第一电极水平地分成一对电极；单元接触插塞，其穿透电极结构的阶梯结构并且电连接到电极中的第二电极；覆盖电极结构的层间绝缘层；穿透层间绝缘层并且电连接到外围电路结构的外围互连线的贯穿接触；以及在层间绝缘层上的位线和连接线。垂直沟道结构包括：垂直半导体图案，其具有有敞开的顶端的管状形状；以及包括数据存储层的垂直绝缘图案，数据存储层插置在垂直半导体图案与电极中的第三电极之间。位线电连接到垂直半导体图案，连接线电连接到贯穿接触，并且分离结构的顶表面、垂直沟道结构的顶表面、单元接触插塞的顶表面和贯穿接触的顶表面彼此共面。

附图说明

通过以下结合附图的简要描述，将更清楚地理解示例实施方式。附图表示如本文描述的非限制性示例实施方式。

图1是示出根据发明构思的一些示例实施方式的三维半导体存储器件的示意性透视图。

图2是示出根据发明构思的一些示例实施方式的三维半导体存储器件的平面图。

图3是沿图2的线I-I'截取的剖视图。