[发明专利]半导体存储器件

权利要求书

1.一种半导体存储器件，包括：

在衬底上的外围电路结构；

在所述外围电路结构上的半导体层；

在所述半导体层上的电极结构，所述电极结构包括堆叠在所述半导体层上的电极；

垂直沟道结构，其穿透所述电极结构并且连接到所述半导体层；

穿透所述电极结构的分离结构，所述分离结构在第一方向上延伸并且将所述电极结构的所述电极中的至少一个电极水平地分成一对电极；

覆盖所述电极结构的层间绝缘层；以及

穿透所述层间绝缘层并且电连接到所述外围电路结构的贯穿接触，

其中，所述分离结构的顶表面、所述垂直沟道结构的顶表面、所述贯穿接触的顶表面和所述层间绝缘层的顶表面彼此共面。

2.根据权利要求1所述的半导体存储器件，其中，

当在平面图中观察时，所述分离结构的侧壁包括突出部分和凹陷部分，

所述突出部分在远离所述分离结构的中心线的方向上突出，

所述凹陷部分朝向所述中心线凹入，以及

所述分离结构的所述侧壁具有波状和凹凸形状中的至少一种。

3.根据权利要求2所述的半导体存储器件，其中，在第二方向上，所述突出部分限定所述分离结构的最大宽度，

在所述第二方向上，所述凹陷部分限定所述分离结构的最小宽度，以及

所述第二方向交叉所述第一方向。

4.根据权利要求3所述的半导体存储器件，其中，所述分离结构的所述最大宽度大于所述垂直沟道结构的上部的直径。

5.根据权利要求1所述的半导体存储器件，其中，所述垂直沟道结构包括：

具有有敞开的顶端的管状形状的垂直半导体图案；以及

包括数据存储层的垂直绝缘图案，所述垂直绝缘图案插置在所述垂直半导体图案与所述电极中的至少一个电极之间。

6.根据权利要求1所述的半导体存储器件，其中，所述电极结构的所述电极和穿透所述电极结构的所述电极的所述垂直沟道结构对应于三维布置的存储单元。

7.根据权利要求1所述的半导体存储器件，其中，所述半导体层包括下半导体层、上半导体层以及插置在所述下半导体层和所述上半导体层之间的源半导体层，以及

所述垂直沟道结构连接到所述源半导体层。

8.根据权利要求1所述的半导体存储器件，还包括：

穿透所述电极结构的阶梯结构的单元接触插塞，

其中所述单元接触插塞电连接到所述电极结构的所述电极之一。

9.根据权利要求8所述的半导体存储器件，其中，所述单元接触插塞联接到所述外围电路结构的外围互连线。

10.根据权利要求8所述的半导体存储器件，其中，所述单元接触插塞朝向所述半导体层延伸，以及

所述器件还包括插置在所述单元接触插塞和所述半导体层之间的绝缘图案。

11.一种半导体存储器件，包括：

在衬底上的外围电路结构；

在所述外围电路结构上的半导体层；

在所述半导体层上的电极结构，所述电极结构包括堆叠在所述半导体层上的电极；

垂直沟道结构，其穿透所述电极结构并且连接到所述半导体层；

分离结构，其穿透所述电极结构并且将所述电极结构的所述电极中的至少一个电极水平地分成一对电极；

单元接触插塞，其穿透所述电极结构的阶梯结构；

覆盖所述电极结构的层间绝缘层；以及

穿透所述层间绝缘层并且电连接到所述外围电路结构的贯穿接触，

其中所述分离结构包括下分离结构和在所述下分离结构上的上分离结构，以及

所述下分离结构的上部的宽度大于所述上分离结构的下部的宽度。